Цифровой интегратор для решения краевых задач Советский патент 1989 года по МПК G06F7/64 

СП

сл

4

rs

3 150

Изобретение относится к цифровой вычислительной технике.и может быть использовано при разработке цифровых интегрирукщих машин, предназначенных для решения краевых и вариационных задач.

Цель изобретения - повышение точности вычислений.

На чертеже приведена сх ема интет- ратора.

HHTerpa i op содержит сумматор 1 подынтегральной функции, входную шину 2 приращения подынтегральной функции, регистр 3 подынтегральной функ- 15 интегрирования происходит следующим ции, первьй блок 4 умножения, сумма- образом.

В сумматоре 1 приращение подынтегральной функции vt складывается С ее значением ., поступающим 20 из регистра 3, и ее новое значение Cfp; записывается в той же регистр. Кроме того, значение tpp; поступатор 5 остатка интеграла, коммутатор 6, выходную шину 7 приращения интеграла, регистр 8 остатка интеграла, два сумматора 9 и 10 остатка вариаций интеграла по первой и второй координатам соответственно, входную 1шну 11 приращений функции интегрирования, второй 12 и третий 13 блоки умножения, входные шины 14 и 15 вариаций подынтегральной функции по первой и второй координатам соответ- CTBeHHOj два сумматора 16 и 17 неквантованных вариаций интеграла по

ет в блок 4 умножения, где оно ум- ;Ножается на приращение функции ин- 25 тегрирования vt. Однов1земенно с этим в блоках 12 и 13 умножения на приращение V t умножаются вариации подынтегральной функции ХцЦ)-;, VygCfp;

по первой и второй координатам соотVt x

)

предыдущем шаге интегрирования;

о М ,Ч( приращение вариации интеграла (разность второго порядка);

- остаток от квантования приращения интеграла Римана по времени. Переменные и приращения, отмеченные сверху чертой, представляют собой квантованные значения соответствующих величин.

Интегрирование на (1+1)-м шаге

В сумматоре 1 приращение подынтегральной функции vt складывается С ее значением ., поступающим из регистра 3, и ее новое значение Cfp; записывается в той же регистр. Кроме того, значение tpp; поступает в блок 4 умножения, где оно ум- ;Ножается на приращение функции ин- тегрирования vt. Однов1земенно с этим в блоках 12 и 13 умножения на приращение V t умножаются вариации подынтегральной функции ХцЦ)-;, VygCfp;

по первой и второй координатам соот

Изобретение относится к цифровой вычислительной технике и предназначено для построения цифровых интегрирующих машин. Цель изобретения - повышение точности вычислений. Интегратор содержит сумматор 1 подинтегральной функции, регистр 3 подинтегральной функции, первый блок 4 умножения, сумматор 5 остатка интеграла, коммутатор 6, регистр 8 интеграла, два сумматора 9, 10 остатка вариаций интервала по первой и второй координате, третий и четвертый блоки умножения 12, 13, два сумматора 16, 17 неквантованных вариаций интеграла по первой и второй координате, два регистра 18, 19 неквантованных вариаций интеграла по первой и второй координате, два элемента И 20, 21, входы и выходы 2, 7, 11, 14, 15, 22-25. Цель достигается за счет использования неквантованного значения вариации. 1 ил.

первои и второй координатам соответ- ЗО ветственно. Произведение Vtcf ,,

ственно, два регистра 18 и 19 некван- тованных вариаций интеграла по первой и второй координатам соответственно, два элемента И 20 и 21, выходные шины 22 и 23, вариаций интеграла пЪ первой и второй координатам соответственно, вход 24 управления и тактовый вход 25.

Данный интегратор позволяет находить приращения интеграла Римана Vt Ц| j возниканлцего при интегрировании дифференциального уравнения первого порядка и одновременно две его вариации , относительно возмущения начальных условий Хд и у соответственно, что обеспечивает повьш1ение скорости решения краевых задач по сравнению с цифровым интегратором функций одной переменной.

В интеграторе выходное значение вариации интеграла, например, по координате х образуется в виде суммы

35

tfpjVt с выхода блока 4 умножения поступает на сумматор 5. Произведения , VXoq pj.Vt. и yo4 p -V t с выходов блоков 12 и 13 умножения поступают в сумматоры 16 и 17, где они склады ваются с вариациями V XQ ср; , поступающими из регистров 18 и 19 с

ответственно. Полученные некванто- 4Q ванные вариации , , V у, ср ; , с выходов сумматоров 16 и 17 записы ваются в регистры 18 и 19 и поступа ют на сумматоры 9 и 10 соответствен но. В сумматоре 5 неквантованное приращение интеграла VtCf;, скла дывается с остатком ), поступ ющим из регистра 8. Образованная су ма v t Cf;, . + 0() поступает далее в коммутатор, где из нее вьщеля ется квантованное приращение интеграла Vt +, и новый остаток записываемый в регистр 8. Остаток OCvtCj ;) поступает также на, сумматоры 9 и 10, где он складывается с неква

50

VXjjU) VX(j Ц); -t-Vt -Xg q);, +0(Vtqi;; , .,, тованными вариациями интеграла

55

о Ч ;-ti ) по первой второй координатам соответстве Из образованных сумм V Хд L| ;,

где 1 - номер шага интегратора; VX(,qi , - неквантованное значение вариации интеграла на

5

tfpjVt с выхода блока 4 умножения поступает на сумматор 5. Произведения , VXoq pj.Vt. и yo4 p -V t с выходов блоков 12 и 13 умножения поступают в сумматоры 16 и 17, где они складываются с вариациями V XQ ср; , поступающими из регистров 18 и 19 со

ответственно. Полученные некванто- Q ванные вариации , , V у, ср ; , с выходов сумматоров 16 и 17 записываются в регистры 18 и 19 и поступают на сумматоры 9 и 10 соответственно. В сумматоре 5 неквантованное приращение интеграла VtCf;, складывается с остатком ), поступающим из регистра 8. Образованная сумма v t Cf;, . + 0() поступает далее в коммутатор, где из нее вьщеля- ется квантованное приращение интеграла Vt +, и новый остаток ,), записываемый в регистр 8. Остаток OCvtCj ;) поступает также на, сумматоры 9 и 10, где он складывается с некван0

тованными вариациями интеграла

о Ч ;-ti ) по первой и второй координатам соответственно. Из образованных сумм V Хд L| ;, +

+ OCvtlf;) и УО е ;, + 0(VtCf;) с по515

мощью элементов И 20 и 21 выделяются квантованные вариации интеграла

оЧ ;+. ( ° первой и второй координатам соответственно.

Формула изобретения

Цифровой интегратор для решения краевых задач, содержащий регистр подынтегральной функции, сумматор подынтегральной функции, три блока умножения, сумматор остатка интеграла, регистр остатка интеграла, коммутатор и два элемента И, причем вход приращений подынтегральной функции интегратора соединен с входом первого слагаемого сумматора подынтегральной функции, выход которого соединен с входом первого сомножителя первого блока умножения и информационным входом регистра подынтегральной функции, выход которого соединен с входом второго слагаемого сумматора подынтегральной функции, выход первого блока умножения соединен с входом первого слагаемого сумматора остатка интеграла, выход которого соединен с информационным входом коммутатора, первьй выход которого соединен с выходом приращения интеграла интегратора, а второй выход коммутатора соединен с информационным входом регистра остатка интеграла, выход которого соединен с входом второго слагаемого сумматора остатка интеграла, вход приращения функции интегрирования соединен с входами второго сомножителя первого, второго и третьего блоков умножения, входы вариаций подынтегральной функции по первой и второй координате интегратора подключены к входам первых сомножителей второго и третьего блоков умножения соответственно, выходы первого и вто- jporo элементов И соединены с выходами вариаций интеграла по первой и

10546

второй коордиматп интегратора- соответственно, управляющий вход интегратора соединён с управляющим входом коммутатора и первыми входами первого и второго элементов И, вход тактовых сигналов интегратора соединен с входами синхронизации регистра подынтегральной функции, регистра

Q остатка интеграла и первого, второго и третьего блоков умножения, отличающийся тем, что, с целью повышения точности вычислений, в наго введены два cyNMaTopa остатка ва15 риаций интеграла по первой и второй координате, два сумматора некванто- ваннъгх вариащ1Й интеграла по первой и второй координате и два регистра неквантованньк вариаций интеграла по

20 первой и второй координате, причем выходы второго и третьего блоков умножения соединены с входами первых слагаемых сумматоров неквантованных вариаций интеграла по первой

25 и второй координате соответственно, выходы которых соединены с входами первых слагаемых сумматоров остатков вариаций интеграла по первой и второй координате и информационным

3Q входами регистров неквантованных вариаций интеграла по первой и второй координате соответственно, выходы которых подключены ко входам вторых слагаемых сумматоров неквантованных вариаций интеграла по первой и второй координате соответственно„ выход регистра остатка интеграла соединен с входами вторых слагаемых сумьшторов остатка вариахшй интеграла

лп по первой и второй координате, выходы i которых соединены с вторь ш входами первого и второго элементов И, вход тактовых сигналов интегратора соеди- .нен с входами синхронизации первого и второго регистров неквантованных

35

45

вариаций интеграпа.