Интегратор с воспроизведением вариаций интеграла Советский патент 1987 года по МПК G06F7/64 

Изобретение относится к цифровой вычислительной технике и может быть использовано в цифровых интегрирующих машинах, предназначенных для решения краевых и вариационных задач.

Целью изобретения является расширение функциональных возможностей за счет вычисления вариаций интеграла Стилтьеса.

На чертеже приведена структура интегратора.

Интегратор состоит из сумматора 1 подын- тегральной функции, регистра 2 подынтегральной функции, трех блоков 3-5 умножения, сумматора б остатка интеграла, двух сумматоров 7 и 8 остатков вариаций интеграла по первой и второй координате комму- татора 9, двух элементов И 10, 11, регистра 12 остатка интеграла, четырех входных шин 13-16 для приращения подынтегральной функции 7 iff pi, приращения функции интегрирования Vt(p,, и вариаций функции интегрирования УХоф,,, vyoif ,/соответствен- но, а также трех выходных шин 17-19 для приращения интеграла Стилтьеса и его вариаций Vxo9,.fi, Луоф;+1 соответственно, управляющего входа 20 и вход 21 тактовых сигналов.

Работа интегратора на (i+l)-M шаге интегрирования происходит следующим образом.

В сумматоре 121риращение подынтегральной функции У1ф,, складывается с ее значением фрС;-1) , поступающим из регист- ра 2, и ее новое значение фр, записывается в тот же регистр. Кроме того, значение фр, поступает в блоки 3-5 умножения, где оно умножается на приращение функции интегрирования Vtф,i и вариации VXcif., Ууофг соответственно. Полученные произведения по- ступают соответственно на сумматоры 6-8, где они складываются с остатком О (У1ф),, поступающим из регистра 12. Образованные при этом суммы поступают далее в блоки 9-11, где из них выделяется выходное приращение Ч71ф,+1 и выходные вариации Vxo i-i-i, VУoфl-f-ь соответственно. Одновременно в блоке 9 вырабатывается новый остаток О (V4 ф) записываемый в регистр 12.

Формула изобретения

Интегратор с воспроизведением вариаций интеграла, содержащий регистр подынтегральной функции, сумматор подынтеграль

0 , 0

5

0

5

ной функции, три блока умножения, сумматор остатка интеграла, регистр остатка интеграла, коммутатор и два элемента И, причем вход приращений подынтегральной функции интегратора соединен с входом первого слагаемого сумматора подынтегральной функции, выход которого соединен с входом первого сомножителя первого блока умножения и информационным входом регистра подынтегральной функции, выход которого соединен с входом второго слагаемого сумматора подынтегральной функции, выход первого блока умножения соединен с входом первого слагаемого сумматора остатка интеграла, выход которого соединен с информационным входом коммутатора, первый выход которого соединен с выходом приращения интеграла интегратора, а второй выход коммутатора соединен с информационным входом регистра остатка интеграла, выход которого соединен с входом второго слагаемого сумматора остатка интеграла, выходы первого и второго элементов И соединены с выходами вариаций интеграла по первой и второй координате соответственно, управляющий вход интегратора соединен с управляющим входом сумматора и первыми входами первого и второго элементов И, вход тактовых сигналов интегратора соединен с входами синхронизации первого, второго и третьего блоков умножения, регистра остатка интеграла и регистра подынтегральной функции, отличающийся тем, что, с целью расширения функциональных возможностей за счет вычисления вариаций интегралов Стилтьеса, он содержит сумматоры остатков вариаций интеграла по первой и второй координате, вход приращения функции интегрирования интегратора соединен с входом второго сомножителя первого блока умножения, входы вариаций функций интегрирования по первой и второй координате интегратора подключены к входам первых сомножителей второго и третьего блоков умножения соответственно, входы вторых сомножителей которых подключены к выходу сумматора подынтегральной функции, а выходы - к входам первых слагаемых сумматоров остатков вариаций интеграла по первой и второй координате соответственно, входы вторых слагаемых которых соединены с выходами регистра остатка интеграла, а выходы - с вторыми входами первого и второго элементов И соответственно.

Изобретение относится к области вычислительной техники. Оно может быть использовано в цифровых интегрирующих машинах, предназначенных для решения краевых и вариационных задач. Цель изобретения - расширение функциональных возможностей за счет вычисления вариаций интеграла Стильтьеса. Указанная цель достигается за счет того, что в интегратор, содержащий сумматор 1 подынтегральной функции, регистр 2 подынтегральной функции, три блока умножения 3, 4, 5, сумматор 6 остатка интеграла, регистр 12 остатка интеграла, коммутатор 9 и два элемента И 10, И, введены два сумматора 8, 9 остатков вариаций интеграла по первой и по второй координате. 1 ил. (Л с СА:) оо ел ;о со