Устройство для начальной установки динамической памяти Советский патент 1986 года по МПК G11C11/34 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в запоминающих устройствах.

Цель изобретения - повышение быст родействия устройства, а также расширенна его функ1иональных возможностей.

На чертеже представлена схема устройства для начальной установки динамической памяти.

Устройство содержит первый мультиплексор 1, адресные входы 2, адресные выходы 3 первой группы, блок .4 местного управления, триггер 5, блок 6 управления, второй мультиплексор 7, счетчик 8 адреса строки, счетчик 9 адреса столбца, адресные выходы 10 второй группы, генератор П регенерации, вход 12 начальной установки, управляющий вход 13, зпт- равляющне выходы 14, делитель 15 частоты, счетчик 16 циклов.

Устройство для начальной установки динамической памяти работает следующим образом.

При включении питания на входе 12 начальной установки устройства формируется сигнал сброса, который устанавливает все узлы устройства в исходное состояние. Триггер 5 после установки в исходное нулевое состояние разрешает работу устройства в режиме начальной установки памяти.

После снятия сигнала сброса начинает работу генератор 11 регенерации, который выдает импульсы на счетный вход делителя 15 частоты, предназначенного для деления частоты генератора 11 регенерации с целью получения необходимой частоты регенерации. Кроме того разряды делителя 15 частоты использзпотся в качестве старших разрядов адреса, формирующих код адреса группы (линейки) .микросхем памяти в накопителе. Код адреса поступает через первый мультиплексор 1, управляемый сигналом с единичного выхода триггера 5, на адресные выходы первой группы 3 устройства. Импульс с выхода генератора регенерации 11 поступает на вход блока местного управления 4, который на первом выходе 14 вырабатывает необходимую последовательность сигналов, управлякяцих записью информации в накопитель запоминающего устройст

10

IS

20

5

2151342

ва, а на втором выходе 14 - сигналы, управлякмцие формированием указанной информации, например, в узле контроля. На адресных выходах 3 первой группы устройства и на адресных выходах 10 второй группы устройства формируется код адреса ячейки памяти. При этом на адресных выходах 10 второй группы устройства сначала вы- рабатьгоается код адреса строки, затем код адреса столбца микросхем памяти, поступающий через мультиплексор 7 соответственно с информационных выходов счетчика 8 адреса строки и с информационных выходов счетчика 9 адреса столбца. Переключение мультиплексора 7 осуществляется с помощью управляющих сигналов, последовательно формируемых узлом 6 равления под воздействием сигналов, поступающих с первого выхода блока 4 местного управления и с единичного , выхода триггера 5. После формирования очередного импульса на выходе

25 генератора 11 регенерации устройство с помощью делителя 15 частоты, счетчика 8 адреса строки, счетчика 9 адреса столбца, первого мультиплексора 1, второго мультиплексора 7 форми30 рует следзпмций код адреса ячейки

памяти, а с помощью блока 4 местного 5Т1равлення снова вырабатывает необходимые згправлякщие сигналы.

Таким образом, устройство позволя35 ет производить запись информации во все ячейки памяти запоминающего устройства. При этом в режиме начальной установки памяти сигналы, необходимые для регенерации информации, устройством не вырабатываются, так как оно обеспечивает частоту обращения к строкам микросхем памяти, равную периоду регенерации. Для нормального функщюнирования некоторых микросхем памяти необходимо после включения питания произвести многократную запись информации в ячейки памяти. В предложенном устройстве это организуется с помощью счетчика 16 циклов, кото50 рый задает необходимое количество циклов прописывания. После заполнения счетчика 16 циклов триггер 5 ус- тан вливается в единичное состояние, запрещая работу устройства в режиме

55 начальной установки. Устройство пере- : водится в рабочий режим. В рабочем режиме на управляющий вход 13 устройства поступает сигнал обращения и

40

45

код подлежащей выполнению операции. На адресных входах 2 устройства устанавливается адрес обращения. Блок 4 местного управления под воздействием сигнала обращения и кода подлежа- щей выполнению операции, поступающих по управляющему входу 13, а также с помощью сигналов с единичного и нулевого выходов триггера 5 вьграбатывает на первом, втором и третьем выходах следукяцие сигналы: на первом выходе - сигналы управления узлом 6 управления, на втором выходе - последовательность сигналов, управляющих записью или Считыванием информации из накопителя запоминающего устройства, на третьем выходе - сигналы, посредством которых в запоминающем устройстве формируется код числа на запись в накопитель или фиксируется код чис ла, считанного из накопителя, в зависимости от выполняемой операции. В рабочем режиме на адресных выходах 3 первой группы устройства формируется код адреса линейки микросхем памя ти в накопителе, а на адресных выходах 10 бторой группы устройства последовательно устанавливается код адреса строки и столбца микросхем памяти. При этом этот первый 1 и второй 7 мультиплексоры под воздействием управляющих сигналов, поступающих соответственно с.единичного выхода триггера 5 и выхода узла управления 6, переключаются яа пркем кода с адресных входов 2 устройства. После выполнения требуемой операции блок 4 местного управления формирует на третьем выходе 14 сигнал ответа.

Управление регенерацией, осуществляемое устройством, основано на разбиении всего периода регенерации на количество циклов регенерации, равное количеству строк. В течение каждого из циклов осуществляется регенерация одной строки. Сигнал запроса на регенерацию, снимаемый с делителя 15 частоты, поступает на блок 4 местного управления, который на первом выходе вырабатьшает сигналы управления узлом 6 управления, а на первом выходе 14 формирует сигналы управления регенерацией в накопителе запоминающего устройства. Вто рой мультиплексор 7 переключается на третий вход с информационных выходов счетчика 8 адреса строки. При

0 5 0 5 0

5 0 5

этом на адресных выходах 10 второй группы устройства формируется код адреса регенерируемой строки. После выполнения запоминающим устройством регенерации в счетчик 8 адреса строки прибавляется единица.

Формула изобретения

Устройство для начальной установки динамической памяти, содержащее первый мультиплексор, входы первой группы которого являются входами устройства, выходы являются адресными выходами первой групгал устройства, а вход выборки подключен к перво- му входу блока местного управления, прямому выходу триггера и к первому входу блока управления, второй вход которого соединен с первым выходом блока местного управления, а выходы подключены к входам выборки второго мультиплексора, входы первой и второй групп которого являются адресными входами устройства, входы третьей и четвертой групп подключены соответственно к информационным выходам счетчика адреса строки и счетчика адреса столбца, а выходы являются адресными выходами второй группы устройства, второй и третий входы блока местного управления соединены соответственнр с первым выходом генератора регенерации и с инверсным выходом триггера, четвертый вход соединен с R-входом триггера, входа ми генератора регенерации, счетчика адреса строки и счетчика адреса столбца и является входом начальной установки устройства, пятый вход блока местного управления является уп- равляющим входом, а второй, третий и четвертый выходы - управлякоцими выходами устройства, выход переполнения счетчика адреса строки подключен к счетному входу счетчика адреса столбца, отличающееся тем, что, с целью повышения быстродействия, в него введены делитель частоты и счетчик циклов, причем установочные входы делителя частоты и счетчика циклов соединены с входом начальной установки устройства, один выход делителя частоты подключен к шестому входу блока местного управления, а другие выходы соединены с входами второй группы первого мультиплексора, счетный вход делите$ - 1215134

ля частоты подключен к второму выхо-ный вход счетчика циклов подключен

ду генератора регенерации, а выходк выходу переполнения счетчика адрепереполнения соединен со счетнымса столбца, а выход переполнения совходом счетчика адреса строки, счет-з единен с S-входом триггера.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в запоминающих устройствах. Целью изобретения является повышение быстродействия устройства. Устройство содержит первый и второй мультиплексоры, блок местного управления, блок управления, счетчик адреса строки, счетчик адреса столбца, делитель частоты, счетчик циклов, генератор регенерации. Устройство позволяет сократить время начальной установки динамической памяти за счет управления записью в память в этом режиме тактовыми сигналами непосредственно с выхода генератора регенерации. Наличие в устройстве счетчика циклов позволяет осуществить многократное прописывание памяти начальной информацией, 1 ил. (Л