Аналого-цифровой преобразователь Советский патент 1986 года по МПК H03M1/26 

изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Цель изобретения - повышение точности ;аналого-цифрового преобразования.

На чертеже представлена структурная схема аналого-цифрового преобразователя (АЦП).

АЦП содержит блок 1 сравнения, цифроаналогсвый преобразователь (ЦАП) 2, регистр 3 последовательного приближения (РПП), входную шину 4, шину 5 Запуск, блок 6 постоянной памяти, блок 7 суммирования, регистр 8, счетчик 9 адреса, выходные шины 10, шину 11 тактовых импульсов.

Погрешности аналого-цифрового преобразователя в значительной мере зависят от точности изготовления цифроаналогового прео,бразователя в цепи обратной связи. При этом, если ЦАП реализован на основе неизбыточного двоичного кода, то наличие определенных отклонений весов разрядов цифроаналогового преобразователя от требуемых, значений может привести к разрывам выходной характеристики устройства. Применение цифроаналогового преобразователя на основе избыточного измерительного кода (ИИК) позволяет устранить этот недостаток.

Одним из избыточных измерительных кодов является код Фибоначчи.

При изготовлении предлагаемого устройства предварительно измеряют реальные значения весов разрядов цифроаналогового преобразователя 2, которые представляют в виде двоичных кодов К и фиксируют в блоке 6 памяти. В процессе поразрядного аналого-цифрового преобразования по мере формирования значащих .разрядов на входе ЦАП 2 коды Kj; весов этих разрядов извлекаются из блока 6 памяти и суммируются при помощи блоков 7 и 8. После суммирования кода веса последнего значащего разряда преобразование заканчивается. При этом сумма кодов всех значащих разрядов является результатом аналого-цифрового преобразования.

Работа устройства начинается при поступлении импульса запуска по ши2217502

не 5 запуска, устанавливающего регистр 3 последовательного приближения в исходное состояние, обнуляющего регистр 8 и счетчик 9 адреса.

5 В процессе преобразования входного аналогового сигнала А в выходной код К J, производится уравновешивание AJJ выходным компенсирующим сигналом AJ, ЦАП 2. Процесс уравновешивания

производится устройством 3 управления последовательно от старших разрядов к младшим по методу поразрядного кодирования. При этом на каждом 1-м такте на выходе ЦАП 2 формиру 5 ется аналоговый сигнал . С помощью схемы 1 сравнения производится сравнение АХ с . Выходной сигнал Y

20

схемы 1 сравнения удовлетворяете следующему условию:

о.

если если . .

Kl

KI

Сигнал Vj 0 разрешает считывание из блока 6 памяти кода двоичного эквивалента К; реального веса i-ro разряда, который подается на блок 7 суммирования, где производится его суммирование содержимым регистра 8. В случае Y; 1 считывание веса

из блока 6 постоянной памяти не происходит и содержимое регистра 8 не изменится.

В конце преобразования входной аналоговый сигнал А уравновешивается выходным компенсирукщим сигналом АИР ЦАП 2 с точностью до младшего кванта.

Результат преобразования А в код Kjj, сформированный в регистре

8, определяется по формуле

К

К

где а-е(0,1} - цифра i-ro разряда

кода, сформированно- 45го на входе ЦАП 2 в

процессе поразрядного уравновешивания, К - код двоичного эквивалента реального

50веса i-ro разряда

ЦАП 2.

Формула изобретени

55 Аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого является входной шиной, второй вход подключен к

выходу цифроаналогового преобразователя, выход - к информационному входу регистра последовательного приближения, первый управляющий вход которого является шиной Запуск, второй управляющий вход подключен к шине тактовых импульсов, выходы подключены к соответствующим входам дифроаналогового преобразователя, отличающийся тем, что, с целью повьшения точности преобразования, в него введены блок постоянной памяти, блок суммирования, регистр и счетчик адреса первый управляющий вход которого объединен с первым управляющим входом регистра и вторым управляющим

Составитель В.Першиков Редактор М.Петрова Тбхред В.КадарКорректор Л,Патай

1620/59

Тираж 816-Подписное

ВНИИПИ Государственног.о комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раущская наб., д. 4/5

Филиал ШШ Патент, г. Ужгород, ул. Проектная, 4

2217504

входом регистра последовательного приближения, второй управляющий вхоД объединен- : вторым управляющим входом регистра и первым управляющим 5 входом регистра последовательного приближения, выходы подключены к соответствующим адресным входам блока постоянной памяти, зтгравляющий вход которого подключен к выходу блока 10 сравнения, выходы - к соответствую- щим первым входам блока суммирования, выходы которого подключены к соответствующим информационным входам регистра, выходы которого под- 5 ключены к соответствующим вторым входам блока суммирования и являются выходными щинами.

Изобретение относится к области вычислительной и цифровой измерительной техники и может быть использовано для преобразования аналоговых величия в цифровые. Изобретение позволяет повысить точность аналого-цифрового преобразования за счет использованияизбыточных измерительных кодов, которые обеспечивают отсутствие разрьтов в «въпсодной характеристике устройства при больших отклонениях весов разрядов цифроаналогового преобразователя (ЦАП) от требуемых значений. При изготовлении устройства предварительно измеряют реальные значения весов разрядов ЦАП, которые в виде двоичных кодов фиксируют в блоке памяти. В процессе поразрядного аналого-цифрового преобразования по мере формирования значащих разрядов на входе ЦАП, соответствующие коды весов этих разрядов извлекаются КЗ блока памяти и сумми- рз/ются при помощи блока суммирования и регистра. После суммирования кода веса последнего значащего разряда преобразование заканчивается. Результат преобразования представлен в обычном двоичном коде. 1 ил.