Устройство для контроля логических блоков Советский патент 1986 года по МПК G06F11/26 

Изобретение .о.тносится к автоматике и вычислительной технике и может быть использовано для автоматизированной проверки работоспособности логических блоков ЭВМ.

Цель изобретения - повьшение достоверности контроля.

На фиг. } показана структурная схема предлагаемого устройства; на фиг. 2 - схема блока анализа; на фиг. г .3 - схема блока управления.

Устройство содержит генератор I тактовых импульсов, счетчик 2, п блд- ков обнаружения входов/выходов 3.1 - З.п, (где п - число входов/выходов контролируемого логического блока), контролируемый логический блок 4, эталонный блок 5, п коммутаторов 6.1- 6.П, 2п формирователей 7.1 - 7.п и 8.1 8.П импульсов, п блоков 9.1 - 9.П анализа, регистр 10 памяти, блок 11 индикации, элемент ИЛИ 12, блок 13 управления.

Блок анализа (фиг.2) содержит формирователь J4 импульсов, элементы ИЛИ 15 -, 17, триггер 18, элементы И 19 - 23, счетчик 24.

БЛОК управления (фиг.З) содержит генератор 25 тактовых импульсов, делитель 26 частоты, элемент И 27, формирователь 28 импульса, триггер 29, шифратор 30, переключатель 31.

Блоки обнарз ения входов/выходов выполнены как в известном устройстве Сигнал для управления коммутаторами fe.l - 6.П, выполненньфш на элементах И, снимается с прямого выхода D-триг- гера.

Устройство работает следующим образом.

После включения питания на единичный вход триггера 29 подается высокий уровень, который переводит триггер 29 в единичное состояние. Передним фронтом положительный потенциал поступает с выхода триггера 29 на вход формирователя 28 импульсов, этот импульс устанавливает в исходное состояние счетчик 2, блоки 3 обнаружения входов/выходов (D-триггер), блоки 9 анализа и регистр 10 памяти.

Положительный: потенциал с выхода триггера 29 поступает на вход элемента И 27 и на входы элемеитов ИЛИ 16 и 17, на вход пуска генератора 1 тактовых импульсов и на входы разрешения блоков 3 обнаружения входов/выходов. Калиброванная частота генератора 25 тактовых импульсов через дели

0

5

тель 26 частоты и открытый элемент И 27 поступает на вход элемента И 19 в каждый из блоков 9 анализа.

При определении входов/выходов блоки 3 обнаружения входов/выходов разрешают прохождение входных воздействий от счетчика 2 на входы контролируемого блока 4 и эталонного блока 5, и запрещают прохождение этих сигналов через коммутаторы 6 низким уровнем с первого и второго выхода блоков обнаружения входов/выходов. На выходные контакты контролируемого 4 и эталонного 5 блоков логические уровни с разрядных выходов счетчика 2 не оказьюают влияния, так как на выходах блоков 3 обнаружения входов/выходов расположены элементы И с открытыми коллекторными выходами. Одновременно с прямого выхода D-триггера поступает потенциал на управляющие входы коммутаторов 6, который открывает коммутаторы для прохождения выходных реакций контролируемого 4 и эталонного 5 блоков.

Устройство работает по принципу сравнения выходных реакций контролируемого и эталонного блоков. Длительность возможного несовпадения выход- I

0

5

0

5

0

5

ных реакций определяется коэффициентом деления частоты калиброванного генератора тактовых импульсов 25 и коэффициентом пересчета блоков анали- за 9.

При несовпадении значения логических уровней одного или нескольких выходов по длительности вьш1е установленного предела на нулевом выходе счетчика 24 появляется сигнал, который поступает на информационные входы соответствующего разряда регистра 10 памяти и через элемент ИЛИ 12 на нулевой вход триггера 29, что переводит триггер 29 в нулевое состоя- ние. В этом случае устройство останавливает свою работу и на блоке индикации высвечивается номер или номера несовпадающих выходных контактов. При совпадении логических уров- ией выходиых реакций эталонного 5 и контролируемого 4 логических блоков на всех состояниях счетчика 2 контролируемый логиче.ский блок признается работоспособным.

Двоично-десятичный счетчик 24 устанавливается в исходное состояние (заносится коэффициеит пересчета) при каждом изменении состояния счетчика 2 с помощью имульса от генератора 1 тактовых импульсов через формирователь 14 импульсов и элемент ИЛИ 17. Поэтому счет допустимых интервалов несовпадения производится блоками 9 анализа на каждом новом состоянии счетчика 2.

Отсчет интервдлов несовпадения производится следую1цим образом.

Формирователи 7 и 8 импульсов по фронту и срезу входного сигнала выра- батьгоают импульсы при любом изменении выходных реакций эталонного 5 и контролируемого 4 логических блоков. При изменении выходной реакции эталонного логического блока 5 формирователь 7.импульсов вырабатывает импульс, который через элемент ИЛИ 15 поступает на счетный вход триггера 18 и устанавливает его в единичное состояние, разрешая тем самым , поступление калиброванной частоты генератора 25 тактовых импульсов через элемент И 19.на двоично-десятичный счетчик 24. Изменение выходной реакции на соответствующем выходе контролируемого логического блока 4 приводит к выработке аналогичного импульса форм ирователем 8, в результате чего триггер 18 установится в нулевое состояние, которое запрещает прохож- . дение калиброванной .частоты на счетчик 26 через элемент И 19. Если интервал несовпадения изменений выход- ;Ных реакций контролируемого и эталонного логических блоков не превьшает . допустимую величину, то сигнал несовпадения на выходе двоично-десятичного счетчика 24 не появляется, а счетчик устанавливается в исходное состояние для проведения контроля несовпадений на следующем тестовом наборе, При помощи переключателя 31 с шифратора 30 снимается код, поступающий через коммутатор, образованный элементами И 20 - 23, на информационные входы счетчика 24. Применение делителя 26 в блоке 13 управления предоставляет возможность расширить диапа- ;3он частоты измерения, ..что, в свою очередь, позволяет проводить контроль более пюрокой номенклатуры логических блоков.

Формула изобретения

Устройство для контроля логических блоков, содержащее генератор тактовых импульсов, счетчик, п блоков обнаружения входов/выходов (где п - число входов/выходов контролируемого

логического блока), эталонный блок, регистр памяти, блок индикации и блок управления, содержащий формирователь импульса, причем первые выходы всех

блоков обнаружения входов/выходов соединены с, соответствующими входами/ /выходами эталонного блока, синхро- входы п блоков обнаружения входов/выходов соединены с соответствующими

разрядными выходами счетчика, вход сброса которого соединен с выходом формирователя импульсов блока управления, с входами сброса п блоков обнаружения входов/выходов и входом

сброса регистра памяти, входы разрешения каждого блока обнаружения входов/выходов соединены с выходом формирователя импульсов и установочными входами соответствующих разрядов регистра памяти, вторые выходы п блоков обнарз ения входов/выходов соединены с соответствующими входами/выходами контролируемого логического блока, выходы регистра памяти соединены с соответствующими информационными входами блока индикации, о т - личающеес я тем, что, с целью повьш1ения достоверности контроля, оно содержит п коммутаторов, 2п формирователей импульсов, элемент ИЛИ и п блоков анализа, а блок управления содержит генератор тактовых импульсов, переключатель, делитель частоты, триггер, шифратор и элемент И, а каждый блок анализа содержит формирователь импульсов, переключатель, первый, второй и третий элементы 1ШИ, первый, второй, третий, четвертый и пятый элементы И и счетчик, причем вход пуска устройства соединен с единичным входом триггера, нулевой вход которого соединен с выходом элемента ИЛИ, выход триггера соединен с входом формирователя импульсов блока управления, с первым входом

элемента И и входом пуска генератора тактовых импульсов, второй вход элемента И соединен с выходом делителя частоты, вход которого соединен с выходом генератора тактовых импульсов блока управления, информационные входы шифратора соединены с неподвижными контактами переключателя, подвижный контакт которого, подключен к шине единичного потенциала устройства, выходы шифратора соединены с первыми входами первого, второго, третьего и четвертого элементов И каждого блока анализа, в каждом i-м

локе анализа (где ,...,п) выхоы первого, второго, третьего и четвертого элементов И соединены с инормационными входами счетчика, вход синхронизации которого соединен с выходом пятого элемента И, первый вход которого соединен с выходом триггера, вход сброса которого соединен с выходом первого элемента ИЖ, вход синхронизации триггера соединен с выходо м второго элеьЛнта ИЛИ, выход переноса счетчика i-ro блока анализа соединен с первым входом первого элемента ИЛИ одноименного блока анализа и информационными входами соответствующих разрядов регистра памяти, второй вход первого элемента ИЛИ i-ro блока анализа соединен с первым входом третьего элемента ИЛИ одноименного блока анализа и с вьЬсодом формирователя импульса блока управления, выход третьего элемента ИЛИ i-ro блока анализа соединен с вторыми входами первого, второго, третьего и

четвертого элементов И одноименного блока анализа, второй вход третьего элемента ИЛИ 1-го блока анализа сое- динен с выходом формирователя импульсов одноименного.блока анализа, вход которого соединен с выходом генератора тактовых импульсов, второй вход пятого элемента И i-ro блока анализа

)Q соединен с выходом элемента И блока управления, первый и второй входы второго элемента ИЛИ i-ro блока анализа соединены с выходами i-ro и (i + 1)-го формирователей импульсов,

,5 входы которых соединены соответственно с первым и вторым выходами i-ro коммутатора, первый и второй информационные входы которого соединены соответственно с первым и вторым вы2Q ходами одноименного блока обнаружения входов/выходов, инверсный первый выход i-ro блока обнаружения входов/выходов соединен с первым и вторым равляющими входами одноименного ком25 мутатора.

7

8

15

f4

17

Ln

18

19

24

фиг, 2

Устройство относится к вычислительной технике и может быть использовано при тестовом диагностировании блоков. Цель изобретения - повышение достоверности контроля. Устройство содержит генератор .тестов, образован- ;ный генератором тактовых импульсов и счетчиком, эталонный блок, блоки обнаружения входов/выходов, блоки анализа, коммутаторы, регистр, блок индикации. Устройство работает по принципу сравнения эталонных реакций и реакций с выходов контролируемого блока. Длительность вероятных несовпадений выходных реакций определяется коэффициентом деления частоты калиброванного генератора тактовых импульсов и коэффициентом пересчета блоков анализа. При несовпадении значений реакций по длительности на одном или нескольких выходах контролируемого логического блока,блок анализа, соответствующий каждому выходу, формирует сигнал, который запоминается регистром и вьгоодится из индикации . 3 ил. с сл