Устройство для умножения на коэффициенты Советский патент 1986 года по МПК G06F7/49 

1

Изобретение относится к арифметическим блокам устройств вычислительной техники и может быть использовано при построении специализированных устройств, работающих в избыточных системах счисления, позволяющих производить операцию суммирования, начи ная СО старших разрядов чисел.

Цель изобретения - уменьшение аппаратурных затрат.

В избыточных системах счисления, которые позволяют производить опера- . 1ЩЮ сложения двух операндов, начиная со старших -разрядов, сигнал переноса распространяется, как в сторону стар ших разрядов, так и в сторону млад- тих разрядов результата с ммирования Но если в сторону младших разрядов перенос распространяется практически бесконечно, то и сторону старших раз рядов перенос распространяется на ограниченное koличecтвo разрядов результата (как правило на два - четыре разряда). Поэтому результат вычис ления последовательных сут гматоров в избыточных системах счисления отстает от входных операндов на несколько тактов вычисления, число которых определяется количеством разрядов, на которые может распространяться сигнал переноса в сторону старшигх разря дов. Для определенности положим, что результат на выходе последовательного сумматора задерживается по отноше нию к входным данным на П тактов. Если на один из входов последователь ного сумматора в избыточной системе счисления поступает число, начиная со старших разрядов, а на второй его вход поступает число с его же выхода, то это равносильно умножению числа, поступающего на первый вход сумматора, на коэффициент Коэф.,0.,.010,..010...01... (1)

П

П

П

Такой эффект умножений числа, поступающего н.а первый вход сумматора в избыточной системе счисления, на коэффициент (1) объясняется тем, что данные на выходе сумматора можно рассматривать как результат умножения числа на коэффициент, так и как сумму частичш,гх произведений, образующихся в процессе вычисле шя.

Если данные с выхода сумматора в избыточной системе счисления перед их подачей на второй вход сумматора

2А29252

задержать на С тактов, то в этом случае число, поступающее на первый вход с- рТ матора, умножается на коэффициент

Коэф. ,0...010...01 р...01 ri-t-C П+С П+С

(2)

Если данные с выхода сумматора в избыточной системе счисления перед их выдачей на выход устройства задержать на М тактов, то в этом случае, получается произведение числа, поступающего на первый вход сумматора, на коэффициент

Коэф.,0. . .010., .010. . .01

М П+С П+С

:го Коэф„2 R

(3)

где R -- основа1}ие избыточной системы

счисления. На чертеже изображена структурная

схема з стройства для умножения на коэффициенты.

Устройство содержит сумматор 1 в избыточной системе счисления, сдвиговый регистр 2, первый регистр 3 коэ4х31ициента, второй регистр 4, первую группу элементов И 5, вторую группу элементов И 6, первый элемент ИЛИ 7, второй элемент ИЛИ 8, вход 9 множимого, первую шину 10 коэффициента, вторую шину 11 коэффициента, вход

12 установки, вход 13 тактирования и выход 14 устройства.

Устройство работает следующим образом.

В начале каждого цикла умножения

сигнал, поступающий с входа 12 установки на входы установки сумматора 1 в избыточной системе счисления и сдвигового регистра 2, производит их обнуление.. Одновременно этим же сигналом, поступающим на тактовые входы первого регистра 3 и второго регистра 4, производится запись коэффициента, первая часть которого с первой шины: 10 коэффициента записывается в

первый регистр 3, а вторая часть

коэффициента с второй шины I1 коэффициента записьгоается во второй регистр 4 коэффициента.

Кажл.ая из частей коэффициента является унитарным кодом. Позиция единицы во второй части коэффициента, записанной во второй регистр 4 коэффициента, определяет число нулей С

3

в коэффициенте, на который производится умножение, а позиция единицы в первой Части коэффициента, записанной в первый регистр 3 коэффициента, определяет число нулей М в коэффициенте ,

Затем с входа 13 тактирования на тактовые входы сумматора 1 в избыточной системе счисления и сдвигового регистра 2 начинают поступать тактирующие импульсы. Количество тактов в каждом цикле вычисления равно К+П, что обусловлено задержкой распространения одноименных бит числа на выходе сумматора 1 в избыточной системе счисления относительно чисел на его входе на П тактов (К - разрядность множимого).

На вход первого слагаемого сумматора 1 в избыточной системе счисления последовательно поступают биты числа множимого, начиная со старшего разряда. На выходе сумматора в избыточной системе счисления формируется результат, который можно интерпретировать как результат умножения, так и как накапливающуюся сумму частичных произведений. Рассмотрг м в начале этот результат как сумму частичных произведений.

Сумма частичных произведений с выхода сумматора I в избыточной системе счисления поступает на информационный вход сдвигового регистра 2. Записанная в сдвиговый регистр 2 информация в каждом такте вычисления продвигается в сдвиговом регистре 2 на один разряд, так как выхода сдвигового регистра 2 соединены с вторыми входами одноименных элементов И второй группы элементов И 6, а на первые входы каждого из элементов И второй группы элементов И 6 поступает унитарный код второй части коэффициента с выхода второго регистра 4 коэффициента, то на выходе только одного из элементов И второй группы элементов И 6 присутствует сигнал, соответствующий значению суммы частичных произведений, задержанной на С тактов (С определяется унитарным кодом второй части коэффициента) по отношению к значению суммы частичных произведений на информационном входе сдвигового регистра 2. Сигнал с выхода второй группы элементов И 6 через второй элемент ИЛИ 8 поступает на

42925 .4

вход второго слагаемого сумматора 1 в избыточной системе счисления.

Таким образом суммарная задержка появления бит суммы частичных произ- 5 ведений на входе второго слагаемого сумматора 1 в избыточной системе счисления относительно появления одноименных бит MHOKifMoro на входе первого слагаемого, с учетом внутренней О задержки сумматора 1 в избыточной

системе счисления в П тактов, составляет С+П тактов.

Сумма частичных произведений, пос- J5 тупающая на вход второго слагаемого сумматора в избыточной системе счисления, совместно с множимым, поступающим на вход первого слагаемого, участвуют в формировании новой суммы 2Q частичных произведений.

Рассмотрим теперь результат вычисления сумматора 1 в избыточной системе счисления, как произведение множи- 25 мого на вторую часть коэффициента.

Так как выходь сдвигового регистра 2 соединены с вторыми входами одноименных элементов И первой группы элементов И 5, а на первые входы каждого из элементов И первой группы элементов И 5 поступает унитарный код первой части коэффициента с выхода первого регистра 3 коэффициента, то на выходе только одного из элементов И первой группы элемен- тов И 5 присутствует сигнал, соответствующий значению произведения множимого на вторую часть коэффициента, которое задержано на М тактов (М определяется унитарным кодом первой части коэффициента) по отношению к значению произведения множимого на вторую часть коэффициента, которое присутствует на информационном входе сдвигового регистра 2. Учитывая, что в начале каждого циклД умножения сдвиговый регистр. 2 обнуляется, то описанная выше процедура равносильна присваиванию старпмм М

разрядам произведения множимого на 50

40

полный множитель (полное значение которого определяется первой и второй частью коэффициента, хранящегося в первом и втором регистрах 3 и 4 коэффициента соответственно) нулевых 55 значений, т.е. умножению произведения множимого на вторую члсть коэффициента на R где R - ociioBamie системы счисления.

Сигнал произведения с выхода первой группы элементов И 5 через первый элемент 11ПИ 7 поразрядно поступает на выход 1А устройства.

После подачи на вход первого сла- raei4oro всех К бит множимого сумматор 1 в избыточной системе счисления еще П тактов продолжает довычис- лять результат произведения. В течение этих П тактов на вход первого слагаемого сумматора 1 в избыточной системе счисления необходимо подавать нули или сигнал ), приводящий к формированию округления результата умножения. Конкретный вид сигнала определяется в зависимости от того, какая именно система счисления применяется.

Формула изобретения

Устройство для умножения на коэффициенты, содержащее сумматор в избы точной системе счисления, первую и вторую группы элементов И и первый ре гистр коэффициента, -информационные входы которого подключены к первой шине коэффициента устройства, а выходы соединены с первыми входат-яи эле ментов И первой группы, о т л и.,10

25

чающееся тем, что, с целью уменьшения аппаратурных затрат, оно содержит сдвиговый регистр, первый 5 и второй элементы ИЛИ и второй регистр коэффициента, информационные входы которого подключены к второй коэффициента устройства, а выходы соедине1ть с первыми входами элементов И второй группы, выходы которых соединены с входами второго элемента ИЛИ, выход которого соединен с первым входом сумматора в избыточной системе счисления,, второй вход 15 которого соединен с входом множимого устройства, а выход подключен к информационному входу сдвигового регистра, выходы которого подключены к вторым входам соответствующих элементов И первой и второй групп, выходы элементов И первой группы соединены с входами первого элемента ИЛИ, выход которого подключен к выходу устройства, тактовый вход которого соединен с тактовыми входами сумматора в избыточной системе счисления и сдвигового регистра, вход установки устройства соединен с входами установки сумматора в избыточной системе счисления и сдвигового регистра и тактовыми входами первого и второго регистров коэффициента.

20

30

Изобретение предназначено для последовательного умножения чисел в избыточных системах счисления, поз- ВОЛЯЮ1ЦИХ производить обработку слов данных, начиная со старшего разряда, на заранее вычисленные коэффициенты. Цель изобретения - снижение аппаратурных затрат без снижения быстродействия устройства умножения. Поставленная цель достигается тем, что в устройство умножения, содержагцее -. сумматор в избыточной системе счисления, регистр множителя и два блока элементов И, введены второй регистр множителя, сдвиговый регистр и два элемента ИЛИ. Введение новых блоков позволяет посредством одновходового сумматора в избыточной системе счисления производить перемножение К-раз- рядного множителя на К-разрядный множитель за К + п тактов суммирования, где п - число тактов, на которое происходит задержка выходных бит сумматора относительно одноименных входных бит. Устройство для умножения на коэффициент может ИСПОЛЬЗОРЗТЬСЯ в устройствах, вычисляющих произведения слов данных на заранее вычисленные коэффициенты, в частности при цифровой обработке сигналов. 1 ил. с (Л to j to QD Ю сл

1

I„в-«г«.,--«-™

1 14тг-.х „ L

IF S -Л о Г .™, L...l

Г4

„J

Редактор Е.Папп

Составитель А,.Иванова Техред н,Бонка.по

Заказ 3705/47

Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Проиэводственно-полиграфэтеское предприятие, г. Ужгород, ул. Проектная, 4

Корректор Т.Колб