f1243097
Изобретение относится к автомати- ке и вычислительной технике и может быть использовано при построении преобразователей из параллельной
чи ча го пя
15
20
30
формы представления информации в пос- 5 После первого воздействия на счетньш ледовательную.
Цель изобрете1шя - расширение функциональных возможностей за счет формирования биполярных сигналов и повышение надежности функционирования устройства.
На фиг. 1 приведена схема преобразования параллельного кода в последовательный; на фиг. 2 - временная диаграмма, поясняющая работу устройства.
Преобразователь параллельного кода в последовательньй содержит мультиплексор f, первый 2, вто рой 3 и третий 4 триггеры, генератор 5 импульсов, счетчик 6 импульсов, дешифратор 7, первый 8, второй 9, третий 10, четвертый 11, пятый 12 и шестой 13 элементы И, первый 14 и второй 15 элементы ИЛИ, информационные -входы 16, первый 17, второй 18 и третий 19 управляющие входы, первый 20 и второй 21 информационные выходы и управляющий выход.22. Триггеры 2-4 относятся к типу RS-триггеров с входной логикой. Все единичные входы триггеров 3 и 4, а также входы сброса триг- г ера 4 собраны по И, Все счетные входы счетчика 6 также собраны по И, Входы сброса триггера 2 и счетчика 6 собраны по ИЛИ.
Устройство работает следующим образом.
В исходном положении все триггеры 2-4 и счетчик 6 сброшены, а генератор 5 непрерывно вырабатывает импульсы (фиг.2), при этом на обоих инфор- мационных выходах 20 и 21 сигнал отсутствует.
Для установки преобразователя в исходное состояние н еобходимо подать на вход 18 импульс, который производит сброс триггера 2. Пуск преобразователя производится при появлении импульсного сигнала на входе 17,, устанавливающего в единичное состояние триггер 2.
Сигнал с прямого выхода триггера 2 в момент одновременного действия импульсов на четвертом и пятом выходах генератора 5 импульсов устанавливает в единичное состояние триггер 3, после чего начинает работать счетиход счетчика 6 импульсов на его выходе устанавливается двоичньш код, соответствующий числу 1. При этом значении кода через мультиплексор 1 проходит код первого разряда информационного байта. Код 1 передается через прямой выход мультиплексора 1, а код О передается через инверсный выход мультиплексора 1. Сигнал с прямого выхода мультиплексора 1 передается через элемент И 10 в момент действия импульса на втором- выходе генератора 5 импульсов и через элемент И 11 в момент действия импульса на третьем выходе генератора 5 импульсов. Сигнал с инверсного выхода мультиплексора 1 передается через элемент И 12 в момент действия импульса на втором выходе генератора 25 5 имг ульсов и через элемент И 13 Б момент действия импульса на третьем выходе генератора 5 импульсов. Сигналы с выходов элементов -И 10 и 13 поступают через элемент ИЛИ 14 на выход 20,. а сигналы с выходов элементов И 11 и 12 поступают через элемент ИЛИ 15 на выход 21. Лри пере даче кода 1 любого разряда параллельного двоичного кода сначала появляется сигнал на выходе 30, а затем на выходе 21. При передаче кода о любого разряда параллельного кода сигнал, сначала, появляется на выходе 21 5 а зат.ем - на выходе 20. Во время передачи битов счетчик 6 импульсов переключается 11 раз, увеличивая каждый раз значение двоичного кода на +1. После двенадцатого переключения счетчика 6 импульсов появляется сигнал на первом инверсном выходе дешифратора 7, запрещающий передачу информации в канал связи. Этот же сиг- кал 1-гспользуется для управления адресом передаваемых информационных байтсэв на входе 16. После тринадцатого переключения счетчик 6 импульсов информация на выходах 20 и 21 также отсутствует, а в момент одновременного действия импульсов на третьем и пятом выходах генератора 5 импульсов устанавливается в состояние 1 триггер 4. Счетчик 6 импульсов при этом устанавливается в состояние О, но его работа продолжается
35
40
4fi
50
55
чик 6 импульсов. Последний переключается только в момент одновременного действия импульсов на первом и пятом выходах генератора 5 импульсов.
После первого воздействия на счетньш
иход счетчика 6 импульсов на его выходе устанавливается двоичньш код, соответствующий числу 1. При этом значении кода через мультиплексор 1 проходит код первого разряда информационного байта. Код 1 передается через прямой выход мультиплексора 1, а код О передается через инверсный выход мультиплексора 1. Сигнал с прямого выхода мультиплексора 1 передается через элемент И 10 в момент действия импульса на втором- выходе генератора 5 импульсов и через элемент И 11 в момент действия импульса на третьем выходе генератора 5 импульсов. Сигнал с инверсного выхода мультиплексора 1 передается через элемент И 12 в момент действия импульса на втором выходе генератора 5 имг ульсов и через элемент И 13 Б момент действия импульса на третьем выходе генератора 5 импульсов. Сигналы с выходов элементов -И 10 и 13 поступают через элемент ИЛИ 14 на выход 20,. а сигналы с выходов элементов И 11 и 12 поступают через элемент ИЛИ 15 на выход 21. Лри передаче кода 1 любого разряда параллельного двоичного кода сначала появляется сигнал на выходе 30, а затем на выходе 21. При передаче кода о любого разряда параллельного кода сигнал, сначала, появляется на выходе 21 5 а зат.ем - на выходе 20. Во время передачи битов счетчик 6 импульсов переключается 11 раз, увеличивая каждый раз значение двоичного кода на +1. После двенадцатого переключения счетчика 6 импульсов появляется сигнал на первом инверсном выходе дешифратора 7, запрещающий передачу информации в канал связи. Этот же сиг- кал 1-гспользуется для управления адресом передаваемых информационных байтсэв на входе 16. После тринадцатого переключения счетчик 6 импульсов информация на выходах 20 и 21 также отсутствует, а в момент одновременного действия импульсов на третьем и пятом выходах генератора 5 импульсов устанавливается в состояние 1 триггер 4. Счетчик 6 импульсов при этом устанавливается в состояние О, но его работа продолжается
так как триггер k в момент действия импульсов Eia четвертом и пятом выхода генератора 5 импульсов устанавливается в состояние О.
Работа Преобразователя при передаче второго и последующих байтов повторяется. Передача последнего байта сопровождается управляющим импульсным сигналом на входе 19, который после установки триггера 4 в состояние 1 проходит через элемент И 9 и производит сброс триггера 2. Сигнал с инверсного выхода триггера 2 производит сброс триггера 3 и счетчика 6 импульсов, после чего преобразователь устанавливается в исходно состояние.
Формула изобретения
Преобразователь параллельного кода- в последовательный, содержапций первый, второй, третий, четвертый и. пятый элементы И, первый и второй элементы ИЛИ, первый и второй триггеры, выходы второго и пятого элементо И подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого является первым информационным выходом преобразователя, отличающийся тем что, с целью расширения функциональных возможностей за счет формировани биполярных сигналов и повышения надежности функционирования,в него введены шестой элемент И, третий триггер, генератор импульсов, депшфра тор, счетчик импульсов и мультиплексор, информационные входы которого являются входами преобразователя, адресные входы объединены с соответствующими входами дешифратора и подключены к выходам счетчика импульсов, прямой выход соединен с первыми входами второго и третьего элементов И, а инверсный выход подключен к первым . входам четвертого и пятого элементов И, вторые входы второго, третьего, . четвертого и пятого элементов И объединены и подключены к выходу первого
элемента И, первьш вход которого объединен с первым установочным входом счетчика импульсов и соединен с выходом второго триггера, R -вход 5 которого объединен с первым R -входом счетчика импульсов и подключен к инверсному выходу первого триггера, прямой выход которого соединен с первым S -входом второго триггера, второй 10 установочный вход счетчика импульсов соединен с первым выходом генератора импульсов, второй выход которого подключен к третьим входам второго и четвертого элементов И, третий вы- (5 ход соединен с первым S -входом третьего триггерами третьими входами третьего и пятого элементов И, четвертый выход подключен к первому R-входу третьего триггера и второму Q 5-входу второго триггера, третий 5-вход которого объединен с вторыми 6 и R-входами третьего триггера и третьим установочным входом счетчика импульсов и соединен с пятым выходом
5 генератора импульсов, второй R -вход счетчика импульсов объединен с первым входом шестого элемента И и подключен к прямому выходу третьего триггера, третий 5 -вход которого соединен с прямым выходом дешифратора, а .инверсный выход подключен к второму входу первого элемента И, третий вход которого соединен с первым ин-.. версным выходом дешифратора, второй инверсный выход которого соединен с
5 четвертым входом первого элемента И и подключен к.управляющему выходу преобразователя,S -вход и первый R-вход первого триггера являются соответственно первым и вторым управляю-
0 щими входами преобразователя, второй R-вход первого триггера соединен с выходом шестого элемента И, второй вход которого является третьим управляющим входом преобразователя выходы
5 третьего и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого является вторым информационным выходом преобразователя.
0
фиг. /
название | год | авторы | номер документа |
---|---|---|---|
Преобразователь параллельного кода в последовательный | 1988 |
|
SU1587643A2 |
Устройство для управления вводом информации | 1988 |
|
SU1566337A1 |
Устройство для сжатия и развертывания информации | 1986 |
|
SU1309070A1 |
Буферное запоминающее устройство | 1986 |
|
SU1374279A1 |
Преобразователь последовательного кода в параллельный | 1986 |
|
SU1462485A2 |
Устройство для ввода графичес-КОй иНфОРМАции | 1979 |
|
SU798916A1 |
Устройство для приема и обработки информации | 1989 |
|
SU1603418A1 |
Устройство для записи информации в оперативную память | 1982 |
|
SU1092562A1 |
Преобразователь последовательного комбинированного кода в параллельный двоичный код | 1982 |
|
SU1078424A1 |
Многоканальный преобразователь последовательного кода в параллельный | 1990 |
|
SU1751859A1 |
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей из па раллельной формы представления информации в последовательную. Целью изобретения является расширение функциональных воз-. можностей преобразователя за счет формирования биполярных сигналов и повышение надежности его функционирования. Преобразователь содержит мультиплексор, три триггера, генератор импульсов, счетчик импульсов, дешифратор, шесть элементов И, два элемента ИЛИ, информационные входы, три управляющих входа, два информационных выхода и управляющий выход. 2 ил. i (Л 1C 4ifc СО О СО ч
Редактор И.Дербак
Составитель О.Тюрина
Техред О.Сопке - Корректор С.Шекмар
Заказ 3716/55Тираж 816 . Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открьггий 113035, Москва, Ж-35, Раушская наб., д, А/5
Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, «н
фиг. г
Устройство для преобразования параллельного кода в последовательный | 1975 |
|
SU549804A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Интегральные микросхемы | |||
Справочник | |||
/Под ред | |||
Тарабрина Б.В.: Радио и связь, 1983, с | |||
Рельсовое стыковое скрепление | 1922 |
|
SU461A1 |
Авторское свидетельство СССР № 875973, кл | |||
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1986-07-07—Публикация
1984-10-04—Подача