Устройство для контроля цифровых узлов Советский патент 1986 года по МПК G06F11/26 

Изобретение относится к вычислительной технике и может быть исполь зовано для контроля логических блоков и цифровых узлов ЭВМ.

Известно устройство для контроля цифровых узлов, содержащее .блок памяти, блок сравнения, блок управ- ения, блок формирования тестовой информации, регистр теста, блок муль- типлексоров, коммут атор.

Цель изобретения расширение функциональных возможностей за счет обеспечения контроля цифровых узлов, построенных на элементах различных логик. .

На фиг. 1 изображена блок-схема устройства; на. фиг, 2 схема блока управления.

Устройство (фиг.1) содержит генератор 1 тестов, блок 2 управления, буферный регистр 3, регистр 4 тестов, блок 5 преобразования уровней, блок 6 обратного преобразования уровней, блок сравнения 7, регистр 8 коммутации, коммутатор 9, контролируемый цифровой узел 10.

Блок управления содержит дешиф ратор 11, элемент И 12, триггер 13, переключатель .14.

Устройство работает I следующим образом.

. Данные из .генератора 1 тестов поступают на -вход дешифратора 11 и буферного регистра 3. Блок 2 управления с помощью дешифратора 11 распределяет поступающую информацию между регистрами устройства 3, 4 и 8.

В регистр 8 коммутации записывается информация о разделении входных контактов проверяемого узла на контакты с уровнями ТТЛ-логики и KOHTclKты с уровнями ЭСЛ-логики, в регистр 4 тестов - элементарный стимул, во входной регистр 3 .- эталонная информация .

Стимулирующие сигналы в уровнях ТТЛ-логики с выхода регистра 4 тестов поступают на первую группу информационных входов коммутатора 9 и на вход блока 5 преобразования уровней, который служит для преобразования уровней ТТЛ - ЭСЛ, Сигналы с выходов блока 5 преобразования уровней поступают на вторую группу информационных входов коммутатора 9 и на вход блока 6 обратного преобразования уровней, который служит для обратного преобразования уровней ЭСЛ-

510852

ТТЛ, Сигналы с выходов блока 5 преобразования уровней поступают на другую группу информационных входов коммутатора 9 и на вход блока 6 обрат 5 ного преобразования уровней, который служит для обратного преобразования уровней ЭСЛ-ТТЛ.

Коммутатор 9 создает цепи для прохождения сигналов в ТТЛ-уров- О нях или в ЭСЛ-уровнях раздельно для каждого контакта проверяемого узла в зависимости от состояния регистра 8 коммутации.

В блоке 7 сравнения производит- 5 ся сравнение содержимого буферного регистра 3 с информацией на контактах контролируемого узла, которая попадает на группу входа блока 7 сравнения через блоки 5 и 6 пре- 20 образования уровней если даннь1й контакт с ТТЛ-уровнями, и только через блок 6 обратного преобразо- вания уровней,; если данный контакт

с ЭСЛ-уровнями. 25 Результат сравнения опрашивается в блоке 2 управления на элементе И 12, ив случае несравнения сбрасывается триггер. 13, тем самым прекращая поступление информации 30 из накопителя тестов. .

Формулаизобретения

Устройство для контроля цифровых узлов, содержащее генератор тестов,

буферный регистр, регистр тестов, блок сравнения, блок Преобразования уровней, блок обратного преобразования уровней, блок управления, содержащий дешифратор, причем информа ционные выходы генератора тестов соединены с информационными входами буферного регистра и информационными входами дешифратора, выход признака синхронизации генератора

45 тестов соединен с синхровходом де- . шифратора, первый выход которого соединен с синхровходом буферного регистра, группа выходов признаков теста которого соединена с группой

50 информационных входов регистра тестов, синхровход которого соединен со вторым выходом дешифратора, группа выходов признаков эталона буферного регистра соедин ена с первой

55 группой информационных входов блока сравнения, первая группа выходов блока преобразования уровней соединена с первой группой входов блока

31

обратного преобразования уровней, группа выходов регистра соединена с первой группой входов блока преобразования уровней, отличающееся тем, что, с целью рас- тирания функциональнь« возможностей за счет обеспечения контроля цифровых узлов, построенных на элементах различных логик, оно содержит регистр коммутации, коммутатор, а блок управления содержит элемент , триггер и переключате.ль, причем третий(ВЫХОД дешифратора соединен с входом синхронизации регистра коммутации, группа информационных входов которого соединена с группой выходов признаков входов буферного регистра, четвертый выход дешифратора соединен с первым входом элемента И, второй выход которого соединен с выходом схемы сравнения, . выход элемента И соединен с нулевым входом триггера, инверсный единичный вход которого соединен с неподвижным контактом переключателя, подвижный контакт которого подключен к шине нулевого, по

10

jl0854

тенциала устройства, выход триггера соединен с входом блокировки генератора тестов, выходы регистра коммутации соединены с управляющими входа- ми коммутатора, первая и вторая группы информационных выходов которого соединены с первой и второй группами информационных входов контролируемого цифрового узла соответственно, первая группа информационных входов , коммутатора соединена с группой выходов регистра теста, вторая группа информационных входов коммутатора сое;ц1нена со второй группой выходов блоке преобразования уровней, первая группа выходов контролируемого цифрового узла соединена со второй груп- пой входов блока преобразования уровней, вторая группа выходов контролируемого цифрово1 о узла соединена со второй группой входов бло ка обратного преобразования уровней, первая и рторая группы выходов которого соединены со второй группой инфор мационных Бходов схемы сраЪне- ния.

15

20

5

W

1 /

,-Г

W ЛУ

/

фигЛ

fffn ofTo/rt/ffre j /

Изобретение отиосится к вычислительной технике и может быть использовано при тестовой диагностике цифровых узлов, содержащих микросхемы с ТТЛ уровнем и ЭСЛ уровнем. Устройство содержит генератор тестов, дешифратор, триггер, элемент И, буферный, регистр, регистр тестов, регистр коммутации, блок преобразования уровней, блок обратного преобразования уровней, схему сравнения. Из .генератора тестов поступает информация в блок управления, где на дешифрато- ре происходит дешифрация этой инфор мации, и с выходов дешифратора снимается информация, которая служит для последовательной синхронизации регистров. С буферного регистра эталонная информация идет на схему сравнения. Тестовая информация идет на регистр тестов, на регистр коммутации поступает информация о расположении входов с уровнем ТТЛ и входов с уровнем ЭСЛ. Выходы с объекта кон-ь- роля, соответствующие ТТЛ уровням, идут через блок преобразования уровней и блок обратного преобразования уровней вместе с выходами, соответствующими ЭСЛ уровнями, которые проходят через блок обратного преобразования, на схему сравнения, где сравниваются и в случае ошибки происходит останов генератора тестов. Тестовая информация с регистра тестов поступает на коммутатор непосредственно, а также, пройдя преобразование в блоке двойного преобразования, поступают на коммутатор, который управляется регистром коммутации. 2 ил. ю (Л

cpetfft fHi/

fterfforrt//rr /rfof

fVffCfrfoS

fftuf.2

Составитель A. Сиротская Редактор Т, Митейко Техред Й.Гайдош/ Корректор С. Иекмар

Заказ 4412/46 Тираж 67 Подписное

ВНИЧПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое; предприятие, г. Ужгород; ул. Проектная, 4