Устройство для контроля логических блоков Советский патент 1986 года по МПК G06F11/26 

Изобретение относится к вычисли- : тельной технике и может быть использовано для диагностирования логических блоков в процессе производства и эксплуатации.

Цель изобретения - повышение достоверности контроля логических блоков.

На чертеже приведена структурная схема устройства.

Устройство содержит триггеры 1-4, элементы НЕ 5 и 6, четвертый, второй, третий, пятый, шестой и первый элементы И 7-12, генератор 13 такме типа 448ГТ2 с кварцевым резонатором и предназначен для формирования тактовых и пульсов, определяющих временные соотношения в устройстве.

5Генератор 15 предназначен для

формирования управляющих импульсов с частотой в h раз превосходящей частоту следования тактовых импульсов. Генератор 16 кода Грея испольtO зуется для формирования тестирующей последовательности импульсов, подаваемой на контролируемый фрагмент логического блока 31. Счетчик 17 предназначен для выбора адресов ячетовых импульсов, элемент 14 задержки, 5 ек блока 19 памяти таким образом, генератор 15 синхроимпульсов, гене-чтобы информация считывалась из блоратор 16 кода Грея, счетчик 17, группу мультиплексоров 18, блок 19 памяка 19 памяти в. порядке возрастания номеров хранящих их ячеек. Группа мультиплексоров 18 используется

ти, группу коммутаторов 20 входовка 19 памяти в. порядке возрастания номеров хранящих их ячеек. Группа мультиплексоров 18 используется

выходов (с выходами на три состояния) ,20, для подключения любого из контактов

генератора 16 кода Грея к любому из сигнальных контактов контролируемого логического блока 31. Блок 19 памяти статического типа выполнен на микродешифратор 21, группу регистров 22, регистры 23 и 24, сигнатурный анализатор 25, схему 26 сравнения, элемент ИЛИ 27, мультиплексор 28, элемент 29 индикации, группу элементов И 30, контролируемый логический блок 31.

Блок 19 памяти, дешифратор 21, группа и регистров 22, группа п мультиплексоров 18, группа и коммутаторов 20 с выходами на три состояния и группа элементов И 30 предназначены для выполнения структурной декомпозиции логического блока 31, позволяющей осуществить контроль блока фрагментами, число входных сигнальных контактов каждого из которых не превосходит разрядности генератора 16 кода Грея k . При этом время формирования всех возможных входных воздействий 2 может быть обеспечено требуемой величины.

Регистр 23, генератор 15 преобразуют выходные реакции контролируемого фрагмента логического блока 31 из параллельного в последовательный код в каждом тактовом интервале. Триггеры 3 и 4 S, элементы И 10 и 11 обеспечивают двукратную подачу на входные контакты каждого контролируемого фрагмента логического блока 31 входных последовательностей: установочной и текстирующей. Элементы НЕ 5 и 6, элемент 14 задержки, элементы И7, 8и12, мультиплексор 28 определяют требуемые режимы работы устройства. Генератор 13 тактовых импульсов выполнен на микросхеме типа 448ГТ2 с кварцевым резонатором и предназначен для формирования тактовых и пульсов, определяющих временные соотношения в устройстве.

Генератор 15 предназначен для

формирования управляющих импульсов с частотой в h раз превосходящей частоту следования тактовых импульсов. Генератор 16 кода Грея используется для формирования тестирующей последовательности импульсов, подаваемой на контролируемый фрагмент логического блока 31. Счетчик 17 предназначен для выбора адресов яче ек блока 19 памяти таким образом, чтобы информация считывалась из бло

ка 19 памяти в. порядке возрастания номеров хранящих их ячеек. Группа мультиплексоров 18 используется

для подключения любого из контактов

генератора 16 кода Грея к любому из сигнальных контактов контролируемого логического блока 31. Блок 19 памяти статического типа выполнен на микросхемах 541РУ1 и предназначен для

хранения и выдачи информации в мультиплексор 28, элемент И 10, дешифратор 21, группу регистров 22 и регистр 24.

Группа коммутаторов 20 с выходами на три состояния применяется для разделения сигнальных контактов диагностируемого логического блока 31 на входные и выходные. Дешифратор

21 предназначен для адресации требуемого регистра 22 из группы или регистра 24. Группа регистров 22 предназначена для приема, хранения и передачи информации адресации

группы мультиплексоров 18 и информации управления группой коммутаторов 20 с выходами на три состояния и группой элементов И 30. Регистр 23 используется для приема информации

с выходных контактов контролируемого фрагмента логического блока 31 и передачи ее на вход сигнатурного анализатора 25. t

Сигнатурный анализатор 25 пред- назначен для преобразования входных последовгтельностей большой длины в сигнатуры длиной 16 бит. Элемент 26 сравнения - шестнадцать двухвхо- довык элементов сравнения по модулю два - производит сравнение эталонной сигнатуры, снимаемой с выхода регистра 24, с сигнатурой, снимаемой с выхода сигнатурного анализатора

312544894

26, в момент прихода разрешающего одному или более входным контактам сигнала, снимаемого с выхода триггера 4. Элемент 29 индикации - это два светодиода, один из которых индицирует исправное состояние диагнос- 5 тируемого логического блока, второй - брак.

Устройство работает следующим образом.

В исходном состоянии выход тригге- выходе мультиплексора 28 в

контролируемого блока 31, а требуемые выходные контакты - к информаци онным входам регистра 23.

Процесс формирования контролируе мого фрагмента блока 31 продолжаетс до тех пор, пока на соответствующем выходе блока 19 памяти не появляетс логическая 1 переключающая сиглогический О. Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Грея и на генера тор 15. При этом на выходные контак t5 ты контролируемого фрагмента блока 31 будут поданы все 2 входные после довательности, которые обеспечивают установку всех элементов фрагмен та в некоторое вполне определенное

ра 1 находится в состоянии логического О, который подается на входы установки генератора 16 кода Грея, группы регистров 22, регистра 24 и счетчика 17. Логический О со старшего разряда генератора 16 кода Грея подается на входы триггеров 3 и 4 и элемента 26 сравнения. При этом на выходе элемента ИЛИ 27, на

логический О. Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Грея и на генератор 15. При этом на выходные контак- t5 ты контролируемого фрагмента блока 31 будут поданы все 2 входные последовательности, которые обеспечивают установку всех элементов фрагмента в некоторое вполне определенное

прямом выходе триггера 2 сигнал со- состояние, что является необходимым

условием получения устойчивой сигнатуры.

По окончании перебора всех 2 входных последовательностей (устано- 25 вочной последовательности) на выходе

генератора 16 кода Грея появляется логическая 1, которая не изменяет

ответствует логическому О, который передается на второй вход элемента 29 индикации и на первый вход триггера 1. С инверсного выхода триггера 2 логическая 1 подается на первые входы элементов И 7 и 10, подготавливая цепи для прохождения сигналов из счетчика 17 и элемента 29 индикации.

состояния триггеров 3 и 4, следовательно, и состояния устройства. По- На адресные входы мультиплексора этому на входные контакты контроли28 с выхода триггера 3 и соответствую- руемого фрагмента блока 31 снова

ющего выхода блока 19 памяти подаетбудет подана диагностирующая последовательность, по окончании которой на k выходе генератора 16 кода

ся логический О, что обеспечивает передачу логической 1 на первЫй вход элемента И 8.

После поддчи на вход 32 запуска устройства импульса запуска на выходе триггера 1 устанавливается логическая 1 и включается генератор 13 тактовых импульсов, импуль- .сы которого поступают на счетный вход счетчика 17, информационный вход блока 19 памяти, синхровходы группы регистров 22 и регистра 24.

будет подана диагностирующая последовательность, по окончании которой на k выходе генератора 16 кода

35 Грея формируется логическая 1, которая вызывает появление логической 1 на выходах триггеров 3 и 4.

В этом случае снимается сигнал запрета с элемента 26 сравнения, в

40 качестве которого могут использоваться сумматоры по модулю два, и производится сравнение сигнатуры, снимаемой с выхода сигнатурного анализатора 25, с эталонной сигнатурой,

Включение элемента НЕ 6 обеспечива- « снимаемой с регистра 24. При их ВТ поддержание логического О на несовпадении логическая 1 с прямо- выходе элемента И 9.го выхода триггера 2 поступает на

Информация адресуемой ячейки бло- второй вход элемента 29 индикации, ка 19 памяти заносится в один из сигнализируя о наличии брака, а на регистров 22 группы, регистр 24, ад- 50 первый вход элемента И 12 через рес которого определяется дешифратором 21J и далее передается на группы мультиплексоров 18, группу коммутаторов 20 с выходами на три состоямент НЕ 5, отключая генератор 13 тактовых импульсов от схемы устройства. При совпадении сигнатур логическая 1 с выхода триггера 3 перения и группу элементов И 30. В результате каждым тактовьм импульсом один из выходов генератора 16 кода Грея оказывается подключенным к

одному или более входным контактам

контролируемого блока 31, а требуемые выходные контакты - к информационным входам регистра 23.

Процесс формирования контролируемого фрагмента блока 31 продолжается до тех пор, пока на соответствующем выходе блока 19 памяти не появляется логическая 1 переключающая выходе мультиплексора 28 в

логический О. Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Грея и на генератор 15. При этом на выходные контак- ты контролируемого фрагмента блока 31 будут поданы все 2 входные последовательности, которые обеспечивают установку всех элементов фрагмента в некоторое вполне определенное

будет подана диагностирующая последовательность, по окончании которой на k выходе генератора 16 кода

Грея формируется логическая 1, которая вызывает появление логической 1 на выходах триггеров 3 и 4.

В этом случае снимается сигнал запрета с элемента 26 сравнения, в

качестве которого могут использоваться сумматоры по модулю два, и производится сравнение сигнатуры, снимаемой с выхода сигнатурного анализатора 25, с эталонной сигнатурой,

второй вход элемента 29 индикации, сигнализируя о наличии брака, а на первый вход элемента И 12 через

мент НЕ 5, отключая генератор 13 тактовых импульсов от схемы устройства. При совпадении сигнатур логическая 1 с выхода триггера 3 пере55 ключает выход мультиплексора 28 в состояние логической 1 и тактовые импульсы с выхода генератора 13 тактовых импульсов поступают на счетньм вход счетчика 17, обеспечивая формирование нового контролируемого фрагмента логического блока 31.

По окончании формирования последнего диагностируемого фрагмента с соответствующего выхода блока 19-памяти снимается логическая 1, которая при исправности диагностируемого блока снимается с выхода элемента. И 11, поступает на первый вход элемента 29 индикации, сигнализируя о исправности блока, и на установочный вход первого триггера 1, переключая устройство в исходное состояние.

Формула изобретения

Устройство для контроля логических блоков, содержащее два триггера первый элемент И, генератор тактовых импульсов, счетчик, сигнатурный анализатор, элемент индикации, причем выход первого триггера соединен с установочным входом счетчика и входом запуска генератора тактовых импульсов, выход которого соединен с первьтм входом первого элемента И, прямой выход второго триггера соединен с первым информационным входом элемента индикации, отличающееся тем, что, с целью повышения достоверности контроля, в него введены блок памяти, депшф- ратор, генератор синхроимпульсов, группа регистров, группа мультиплексоров, группа элементов И, группа коммутаторов входов-выходов, схема сравнения, элемент ИЛИ, третий и четвертьй триггеры, второй-шестой элементы И, два элемента НЕ, элемен задержки, мультиплексор, два регистра, генератор кода Грея, причем второй вход первого элемента И чере первый элемент НЕ соединен с прямым выходом второго триггера, а выход соединен с первым входом второго элемента И и через элемент задержки - с первым входом третьего элемента И, второй вход которого через второй элемент НЕ соединен с выходом второго элемента И, входы запуска генератора кода Грея и генератора синхроимпульсов соединены с выходом третьего элемента И, устано- вочньй вход и группа выходов генератора кода Грея соединены соответственно с выходом первого триггера

2544896

и информационными входами мультиплексоров группы, выход старшего разряда группы выходов генератора кода Грея соединен также с входами 5 третьего и четвертого триггеров, адресные входы мультиплексоров группы соединены с выходами соответствующих регистров группы, соединенными также с управляющими входами комму- 10 таторов входов-выходов группы и первыми входами элементов И группы, вторые входы которых соединены с выходами контролируемого блока, входы которого соединены с выходами 15 коммутаторов входов-выходов группы, информационные входы которых соединены с выходами мультиплексоров группы, выходы элементов И группы соединены с информационными входами 20 первого регистра, синхровход которого соединен с выходом генератора синхроимпульсов, выход первого регистра соединен с входом сигнатурного анализатора, выход которого 25 соединен с первым информационным входом схемы сравнения, второй информационный и разрешающий входы которой соединены соответственно с выходами второго регистра и четверто- 30 го триггера, выход схемы сравнения

соединен через элемент ИЛИ с входом второго триггера, инверсньш выход которого соединен с первыми входами четвертого и пятого элементов И, 35 выходы которых соединены соответственно с вторым входом второго элемента И и первым входом шестого элемента И, выход которого соединен с вторым информационным входом элемен- 40 та индикации и первым установочным входом первого триггера, второй установочный вход которого является входом запуска устройства, выход третьего триггера соединен с вторым 45 входом шестого элемента И и первым адресным входом мультиплексора, информационные выходы мультиплексора соединены соответственно с шинами единичного и нулевого потенциалов 50 устройства, а выход соединен с вторым входом четвертого элемента И, выход второго элемента И соединен со счетным входом счетчика, информационным входом блока памяти, синхро- 55 входами регистров группы и второго регистра, выход счетчика соединен с адресным входом блока памяти, первая группа ин формационных выходов которого соединена с информадаонными входами регистров группы и второго регистра, вторая группа информационных выходов - с входами дешифратора, выходы которого соединены с входами режима регистров группы и второго регистра, выход первого

триггера соединен с установочными входами регистров группы, второго регистра, выходы двух старших разрядов блока памяти соединены соответственно с вторым входом пятого элемента И и вторым адресным входом мультиплексора.

Изобретение атносится к вычислительной технике. Целью изобретения является повьппение достовер.кости контроля логических блоков. Устройство содержит первый и второй триггеры, первый элемент И, генератор тактовых импульсов, счетчик, сигнатурный анализатор, элемент индикации и отличается тем, что для достижения цели изобретения в него введены блок памяти, дешифратор, генератор синхроимпульсов, группа регистров, первьй и второй регистры, группа мультиплексоров, мультиплексор, группа коммутаторов входов-выходов, группа элементов И, элемент сравнения, элемент ИЛИ, третий и четвертый триггеры, первьй и второй элементы НЕ, второй, третий, четвертый, пятый и шестой элементы И, элемент задержки, генератор кода Грея, что позволяет выполнить структурную декомпозицию контролируемого логического блока на ряд фрагментов, каждай из которых контролируется независимо от других. Устройство для контроля логических блоков предназначено для использования при разработке контрольно-стендовой аппаратуры ЭВМ. 1 ил. О)

Редактор И.Касарда

Составитель И.Хазова Техред И.Попович

Заказ 4722/53

Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб, , д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор Л.Пилипенко