Устройство для вычисления суммы произведений Советский патент 1986 года по МПК G06F7/544 G06F17/16 

I Изобретение относится к г ычисли тельной технике и может быть испол зовано в. специализированных ЭВМ дл вычисления выражений вида F а.Ь, + . Цель изобретения - расширение функциональных возможностей за сче работы с операндами, заданными в дополнительных кодах. На чертеже представлена функцио нальная схема устройства для вычис ления суммы произведений. Устройство содержит накапливающий сумматор 1, первый 2 и второй 3 регистры множимых, первый 4 и вт рой 5 регистры множителей, перБ:ую вторую 7 и третью 8 группы элементов И, группу 9 элементов ИЛИ, дешифратор 10, первый 11, второй 12 третий 13 комбинационные сумматоры первую 14 и вторую 15 группы элеме тов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 16 и второй 17 элементы задержки, первы 18 и второй 19 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ,тактовый вход 20. При вычислении выражения F a,b, + используется алгоритм Бута, которы построен на представлении двоичного числа в дополнительном коде в виде -2 X, нX -2 X, т + 2 L- : (С. - XJ ... + (Х - Х,) где Х., 0. С учетом этого соотношения при последовательном перемножении множ мого на разряды множителя операции производятся над последовательными строками, составленными из разрядо множимого по правилу: Если Xn-i X,,, то накапливаетс нуле в ая строка. Если О, Хп 1, то множи мое вычитается из накопителя. Если Х 1, Xf О, то множи мое добавляется в накопитель. Устройство работает следующм образом. Пусть необходимо вычислить выра жение F + где а и aj - множимые, Ь:, и bj - множители. 5J В регистры 2 и 3 заносятся значения а, и а , а в регистры 4 и 5 значения Ь. и Ь , Вычисление может I 1производиться, начиная с младших или старших разрядов. В первом случае осуществляется анализ содержимого регистров 4 и 5 со стороны двух младших разрядов и арифметический сдвиг в каждом такте накапливающего сумматора 1 вправо, а во втором случае анализ со стороны старших разрядов и арифметический сдвиг содержимого накапливающего с мматора влево, причем в каждом такте содержимое младших (старших) разрядов регистров 4 и 5 задерживается элементами 16 и 17 задержки (в качестве которых могут быть использованы триггеры), а также осутцествляется арифметический сдвиг вправо (влево) содержимого регистров 4 и 5. В табл. 1 приведена зависимость выдачи управляющих сигналов дешифратором 10 и значения кода на выходе накапливающего сумматора 1 от комбинации пар младших (старших) разрядов регистров 4 и 5. В каждом такте в зависимости от содержимого младшего (старшего) разряда регистров 4 и 5 коды на выходах сумматоров 11 и 12 могут принимать значения а, или -а и а,, или -а,, соответственно. При этом код на выходе сумматора 13 может принимать одно из значений: (а,+ а);(а,-а),; (aj-a, ); (-а,-а) . Выходными сигналами дешифратора 10 через соответствующую группу 6-8 элементов И на вход накапливающего сумматора 1 подаются коды с выходов одного из сумматоров 11-13 либо нулевой код. Значение кодов а или -а, на выходе сумматора 11 и а или -а на выходе сумматора 12 формируются путем суммирования с нулем, либо путем инверсии и суммирования с единицей содержимого регистров 2 и 3. Пример вычисления для величин, заданных в табл.2, проиллюстрирован Табл.3. В табл.3 содержимое регистров 4 и 5 увеличено на один дополнительный разряд со стороны младших разрядов, который в исходном состоянии обнулен, а в накапливающем сумматоре 1 при сдвиге числа вправо повторяется содержимое старшего (знакового) разряда. Результат вычисления F + получается в накапливающем сумматоре 1 и равен Г 0000100110. Формула изобретения Устройство для вычисления суммы произведений, содержащее накапливающий сумматор, первый и второй регистры множимых, первый и второй регистры множителей, первую, вторую и третью группы элементов И, группу элементов ИЛИ и дешифратор, первый, второй и третий выходы которого соединены с первыми входами элементов И соответственно первой, второй и третьей групп, выходы которых соединены с входами группы соответствующих элементов ИЛИ, выходы которых соединены с информационными входами разрядов накапливающего сумматора, вход управления арифметическим сдвигом которого соединен с входами управления сдвигом первого и второго регистров множителей и с так товым входом устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет работы с операндами, заданными в дополнительных кодах, в 254 него введены три комбинационных сумматора, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента задержки на один такт,входы и выходы которых соединены соответственно с первыми и вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы разрядов регистров множимых соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответствующей группы, выходы которых соединены с входами соответствующих разрядов первого и второго комбинационных сумматоров, выходы разрядов которых соединены с первыми и вторыми входами соответствующих разрядов третьего комбинационного сумматора, выходы последних разрядов регистров множителей соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входами переноса первого и второго комбинационных сумматоров -и вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соответствующих групп, выходы разрядов комбинационных сумматоров соединены с вторыми входами соответствующих элементов И соответствующих групп. Т аг б л и ц а 1

Изобретение относится к вычислительной технике и может быть использовано для вычисления выражений вида F а, Ь, + . Целью изобретения является расширение функциональных возможностей за счет работы с операндами, заданными в дополнительных кодах. Для этого в устройство, содержащее накапливающий сумматор, два регистра множимых и множителей, три группы элементов И, группу элементов ИЛИ и дешифратор, введены два элемента задержки, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три комбинационных сумматора и две группы элементов ИСКЛЮЧАЮЩЕЕ ШШ. Вычисление выражения F в устройстве производится по алгоритму Бута. При этом частичные произведения формируются в I зависимости от результата анализа двух соседних множителей. 1 ил., (Л 3 табл.

О

а,

а, + а а, - а

а.

а., - aj

Продолжение табл. 1

Исходное

состояние 001000111010

О

1 1

2 000010 001110 .2 1

000010

001110

000111

000001

000000

000011

Таблица 3

00000

00000

+00110 00000

-а.

00110

10

00110

00011

00000

+11010

11010

10 11101

10000 11110

+00001

-aj-a 00001

11111

01 11111

11000

+00101

. 1 00101 00100

00

01100 00010

+00000

00

00010 00001

00110

J9

17