Устройство для вычисления функций синуса и косинуса Советский патент 1986 года по МПК G06F7/548 

Is

1C

Од ОЭ Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управ ляющих системах, в системах моделирования с аппаратурной реализацией функций, в устройствах дискретной об работки сигналов, везде, где необходимо вычислять значения синуса и косинуса от последовательности чи сел, представляющих собой детерминированную функцию, квантованную по уровню и по времени. Цель изобретения - увеличение быстродействия при вычислении значений синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцию, квантован ную по уровню и по времени. На чертеже представлена функциональная схема предлагаемого устройст ва для вычисления функций синуса и косинуса. Устройство содержит входы 1-3, г нератор 4 импульсов, элемент И 5, коммутатор 6, реверсивный счетчик 7 схему 8 сравнения, первый 9 и второ 10 элементы НЕ, первый 11 и второй 12 регистры памяти, четыре умножите ли 13-16, первую 17 и вторую 18 группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 19 и второй 20 сум 21 и 22 устройвыходыматоры, ства. Коммутатор 6 двухпозиционный высхеме , приведенной в полнен по табл. 1. Т а б л и ц а 1

Схема 8 сравнения предназначена для выработки потенциалов на сво; их выходах в соответствии . с табл.2.

а на вход 3 - значение sin 2

Вход

Iпредназначен для подачи на него кода аргумента X (в исходном состояНИИ на вход 1 поступает значение ).

Рассмотрим работу схемы устройства при поступлении на его вход 1 кода Х. При изменении состояния реверсивного счетчика 7 по заднему фронту и при записи информации, в регистры

IIи 12 памяти по переднему фронту синхроимпульсов, поступающих с генеа - значение величины на первом входе схемы 8 сравнения; - значение величины на втором входе схемы 8 сравнения. Первьш вход реверсивного счетчика 7 импульсов является суммирующим, а второй - вычитающим. Первые входы элементов ИСКЛЮЧАЮЩЕЕ ШШ, входящие в группы элементов 17 и 18, соединены поразрядно с выходами второго и третьего умножителей 14 и 15 соответственно, а вторые их входы соединены с выходом элемента НЕ 10 и вторым выходом схемы 8 сравнения соответственно.Третьи ВХОДЫ сумматоров 19 и 20 соединены с входами переноса в младший разряд. Предлагаемое устройство работает следующим образом. В исходном- состоянии реверсивный счетчик 7 импульсов и регистр 11 пайяти обнулены, а в регистр 12 памяти записано значение равное 1 (связи установки в нуль реверсивного счетчика 7 и регистра 11 памяти, а также установочные входы регистра 12 с целью упрощения схемь не показаны). На вход 2 подается значение величины, равной cos 2, где п разрядность кода аргумента X, вес младшего разряда аргумента X, 3 ратора 4 импульсов, необходимым условием правильной работы устройства является то, что изменение значения аргумента X должно быть непосредственно после заднего фронта синхроим пульсов. Таким образом, при поступлении на вход .1 устройства кода аргумента Х после заднего фронта .синхроимпульса схема 8 сравнения выработает в соответствии с табл. 2 на своем первом выходе значение ну ля, а на втором выходе - значение единицы. В этом случае на выходе умножителя 13 появится значение, ранное Оcos 2 О, на выходе умн жителя 14 - значение, равное Ох «sin 2 О, на выходе умножителя 15 - значение, равное l-sin 2 , на выходе умнояштеля 16 - значение, равное 1-cos 2 . На выходе суммато ра 19 выработается значение, равное О + 1sin sin 2 , а на выходе сумматора 20 выработается зн чение, равное О + 1cos 2 cos 2 которые по переднему фронту следующего синхроимпульса запишутся на соответствующие регистры 11 и 12 памяти. При поступлении на суммирующий вход реверсивного счетчика 7 заднего фронта импульсов счетчик перейдет в состояние, равное X, 00... 001 2 , где единида младш го разряда равна весу младшего разряда аргумента Х. На этом первый такт работы предлагаемого устройства закончен. На втором такте на выходах умножителей 13-16 появятся значения вел;лчин sin cos 2 ;sin. sin 2 sin cos 2 - Мf П COS 2 .cos 2 соответственно, а на выходах сумматоров 19 и 20 соответственно следующие величины sin .2 cos 2 + sin 2 i2П 0-П , Sin 2 ;sin 2 sin / + + cos cos 2,так как на выходе группы элементов ИСКШОЧАЮЩЕЕ ИЛИ 17 с учетом единицы на третьем входе сумматора 20 образован дополнительньй код величины, снимаемой с умножителя 14. По переднему фронту следующего синхроимпульса полученные выражения на сумматорах 19 и 20 запишутся в регистры 11 и 12 памяти. При поступлении на суммирующий вход реверсивного счетчика 7 заднего фронта синхроимпульса, счетчик перейдет в состояние Х 00..... 010 . На этом второ 314 такт работы предлагаемого устройства закончен. На последующих тактах работы устройство будет работать аналогично до тех пор, пока значение кода на реверсивном счетчике 7 не сравняется со значением кода аргумента на входе 1 устройства. В этом случае на первом выходе схемы 8 сравнения выработается значение, которое через элемент НЕ 9 перекроет поступление синхроимпульсов с элемента И 5 на вход коммутатора 6 и регистров 11 и 12 памяти. На последнем такте работы устройства в регистры памяти будут записаны значения sin X и cos X соответственно. . При поступлении на вход 1 устройства нового значения схема будет работать в соответствии с описанным алгоритмом ее функционирования.Однако устанавливать схему в нулевое исходное состояние нет необходимости. Так, при поступлении нового значения X, (например X Х) на первом выходе схемы 8 сравнения выработается значение нуля, а на третьем выходе - значение единицы (в соответствии с табл. 2). Напервом такте нового этапа работы на выходах умножителей 13-16 образуются следующие значения величин sin К.cos 2 ; sin X.х о-н . „ .-, ,, „ cos Х,- sin 2 % sin 2 cos X. - - хcos 2 , а на выходе сумматоров 19 и 20 соответственно следующие величи- h п ны sin 2 - cos X/sin 2 sin (X-2) ; sin Х-sin 2 + cos X « X cos 2 cos ( , так как на выходе группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18 с учетом единицы на третьем входе сумматора 19 образован дополнительный код величины, снимаемой с умножителя 15. По переднему фронту синхроимпульса полученные величины на сумматорах 19 и 20 запишутся в регистры 11 и 12 памяти соответственно. При поступлении на вычитающий вход реверсивного счетчика 7 заднего фронта синхроимпульса счетчик перейдет в состояние Х (Х2-2 ). На этом первый такт работы устройства закончен. В дальнейшем работы устройства аналогична до тех пор, пока на реверсивном счетчике 7 не образуется значение кода, численное равное новому значению кода аргумента Х. При этом на выходах регистров 1-1 и 12 памяти будут записаны величины sin Xg и cos Xg соответственно. Количество тактов на втором этапе работы равно не величине аргумента разности ,, что выгодно отличает предлаг емое устройство от известного, в котором количество тактов при Х,Х равно значению аргумента Х„. Формула изобретения Устройство для вычисления функций синуса и косинуса, содержащее четыре умножителя и два сумматора, выходы первого и четвертого умножит лей соединены с входами первых слагаемых первого и второго сумматоров соответственно, отличающееся тем, что, с целью повьшения быстродействия при вычислении значений синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени устройство содержит две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два регистра, реверсивный счетчик, генератор импульсов, элемент И, коммутатор, схему сравнения, два элемента НЕ, выход первого элемента НЕ соединен с первым входом элемента И, второй вход элемента И соединен с выходом генератора импульсов, выход элемента И подключен к информационному входу коммутатора, первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика,выход которого соединен с первым входом .схемы сравнения, второй вход схемы сравнения является входом кода ар116 гумента, выходы Больше и Равно схемы сравнения соединены соответственно с входом первого элемента НЕ, с первым управляющим входом коммутатора, выход Меньше схемы сравнения соединен с вторым входом второго элемента НЕ, вторым управляющим входом коммутатора, первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой (Группы,входом переноса второго сумматора, выход второго элемента НЕ соединен с пе.рвыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы,входом переноса первого сумматора, вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп соединены с выходами второго и третьего умножителей соответственно, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп подключены к входам второго слагаемого второго и первого сумматоров соответственно, первый вход начальных условий устройства соединен с первыми входами второго и третьего умножителей, второй вход начальных условий устройства соединен с первыми входами первого и четвертого умножителей, выход первого регистра соединен с выходом функции sin X устройства, со вторыми входами первого и второго умножителей, выход второго регистра соединен с выходом функции cos X устройства и со вторыми входами третьего и четвертого умножителей выходы первого и второго сумматоров соединены с входами записи информации первого и второго регистров соответственно, синхровходы регистров соединены с выходом элемента И.

2f

19

Изобретение относится к области вычислительной техники и может быть использовано в различных моделирунщих системах. Устройство позЪоляет увеличить быстродействие при увеличении функций синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени, за счет введения следящего режима работы, что позволяет сократить время вычисления, которое в э.том случае пропорционально приращению аргумента. Поставленная цель достигается тем, что следящий режим работы устройства обеспечивается применением трехпозиционной схемы сравнения, управляющей дополнительно введенными двумя группами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементом НЕ и комс (С мутатором, обеспечивающим реверсивньй режим работы счетчика аргумента. ел 1 ил.

Зf.

2ff

12

6

17

W

20

гт

1