Устройство для вычисления функций тангенса Советский патент 1988 года по МПК G06F7/548 

Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управляющих системах, в системах моделирования с аппаратурной реализацией функций, в устройствах дискретной обработки сигналов, везде, где необходимо вычислять значение тангенса от последовательности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени.

Цель изобретения - увеличение быстродействия при вычислении значений функции тангенса от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени.

На чертеже представлена функциональная схема устройства для вычисления функции тангенса.

Устройство содержит входы 1-3, ге нератор 4 импульсов, элемент И 5, коммутатор 6, реверсивный счетчик 7, схему 8 сравнения, первый 9 и второй 10 элементы НЕ, первую 11 и вторую 12 группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ умножитель 13, первый 14 и второй 15 сумматоры, делительный блок 16, регистр 17 памяти и выход 18 устройства.

Коммутатор 6 двухпозиционный выполнен по схеме, реализующей табл.1.

Схема 8 сравнения предназначена для выработки потенциалов на своих выходах в соответствии с табл. 2.

Первый вход реверсивного счетчика 7 является суммирующим, а второй - вычитающим входом.

Первые входы первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены поразрядно с третьим входом устройства, на который поступает значение где п - разрядность представления аргумента,- 2 - вес младшего разряда аргумента. Вторые выходы первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены между собой и с выходом второго элемента НЕ 10. Таким образом, на выходе первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, при значении нуля на

5

0

5

0

5 0

5

0

5

0

пы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 образуется отрицательное значение tg 2 представленное в обратном коде, и с учетом единицы, поступающей на третий вход первого сумматора, который соединен с входом переноса в младший разряд, значение на выход первой группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 может интерпретироваться как дополнительный код отрицательной величины tg 2- .

Аналогично, на выходе второй группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 образуются следующие величины:

(tgXj-tg2 ) - прямой код положительного произведения при значении нуля на втором выходе схемы 8 сравнения,

-(tgx ; tg 2 ) - дополнительный код отрицательного произведения при значении единицы на втором выходе схемы 8 сравнения,

где tg X j - значение тангенса для аргумента х ., снимаемое с выхода регистра 17 памяти.

Предлагаемое устройство работает следующим образом.

В исходном состоянии реверсивный счетчик 7 и регистр 17 памяти обнулены (связи установки в нуль реверсивного счетчика 7 и регистра 17 памяти с целью упрощения схемы не показаны). На вход 2 подается значение единицы. Вход 1 предназначен для подачи на него кода аргумента х (в исходном состоянии на вход 1 поступает значение ). Для фиксированной запятой перед старщим разрядом значения аргумента х находится в пределах

I .х.О.

Рассмотрим работу схемы устройства при поступлении на его вход кода х. При изменении состояния реверсивного счетчика 7 по заднему фронту и при записи инфо рмации в регистр 17 памяти по переднему фронту синхроимпульса, поступающих с генератора 4 импульсов, необходимым условием правильной работы устройства является то, что изменение значения аргумента

выходе второго элемента НЕ 10 образу- 55 Должно быть непосредственно после ется положительное значение tg 2, заднего фронта синхроимпульсов. Та- представленное в прямом коде. При наличии единицы на выходе второго элемента НЕ 10 на выходе первой групким образом, при поступлении а вход 1 устройства кода аргумента х , после заднего фронта синхроимпульса схе

Должно быть непосредственно после заднего фронта синхроимпульсов. Та-

ким образом, при поступлении а вход 1 устройства кода аргумента х , посДолжно быть непосредственно после заднего фронта синхроимпульсов. Та-

ле заднего фронта синхроимпульса схема 8 сравнения выработает в соответ- ствш с табл. 2 на своем первом выходе значение нуля, а на втором выходе - значение единицы. В этом случае на выходе первой группы элементов ИСКЛЮЧАЩЕЕ ИЛИ 11 образуется величина +tg 2 , которая через первый сумматор 14 подается на первый вход делительного блока 16. На выходе умножителя образуется величина O tg2 , которая поступает через вторую группу элементов ИСКЛЮЧАЩЕЕ ИЛИ 12 на первый вход второго сумматора 15. На выходе последнего образуется код 1 - Оtg 2 1, который поступает на второй вход делительного блока 16. Последний осуществляет операцию деления величины, находящейся на первом его входе на значение делителя, находящегося на втором его входе, т.е. на выход блока 16 деления обракод

Ч 2- 1

tg 2который

по переднему фронту следующего синхроимпульса записывается в регистр 17 памяти. При поступлении на суммирующий вход реверсивного счетчика 7 заднего фронта синхроимпульса,счечик переходит в состояние, равное X 00...001 2 ,где единица : младщего разряда равна весу младшего разряда аргумента х. На этом первый такт работы предлагаемого устройства закончен.

На втором такте на вькодах соответствующих блоков образуются следующие значения величин: на выходе блока 11 tg 2 , на выходе блока 13

tg 2- tg 2на выходе блока 14

+tg 2- 12 -tg 2 15 1 - tg 2

-h

на выходе

, на выходе tp 2 , на выходе блока

2 tg 2

16

tg2-2- tg21-tg 2-.tg 2

По переднему фронту следующего синхроимпульса полученная на выходе блока 16 деления величина tg 2 запишется в регистр 17 памяти. При поступлении на суммирующий вход реверсивного счетчика 7 заднего фронта синхроимпульса счетчик переходит в состояние х 00...010 . Ла этом второй такт работы предлагаемого устройства закончен.

На последую1цих тактах работы устройство работает аналогично до тех

0

5

0

5

0

5

пор, пока значение кода на реверсивном счетчике 7 не сравняется со значением кода аргумента х, на входе 1 устройства. При этом на i-м такте на выходе делительного устройства образуется следующее значение:

te(x ) tg x;.,+tg.2- . 1-tg X,..,- tg 2При равенстве х j х, на первом выходе схемы 8 сравнения вырабатывается значение единицы, которое через элемент НЕ 9 перекрывает поступление синхроимпульсов с элемента И 5 на вход коммутатора 6 и регистра 17 памяти.

При поступлении на вход 1 устройства нового значения х схема работает в соответствии с описанным алгоритмом ее функционирования. Однако, в отличие от работы известного устройства, устанавливать схему в нулевое исходное состояние нет необходимости, так при поступлении нового значения (например, ) на первом выходе схемы 8 сравнения в соответствии с табл. 2 вырабатывается нуль, а на третьем выходе - значение единицы. На первом такте нового этапа работы на выходах соответствующих блоков образуются следующие значения величин: на выходе блока 11 -tg 2 , на выходе блока 13 tgx,-tg2 , на выходе блока 14 tg х , - tg 2 ,

0

на выходе блока 12 tg х tg 2 выходе блока 15 1 + tg х, tg 2 на выходе блока 16

tg X, - tg 2- ,

j. „ . .-I O-n -g

на

Htg X,- tg 2- По переднему фронту синхроимпульса полученная на выходе делительного блока 16 величина записывается в регистр памяти. При поступлении на вы5 читающий вход реверсивного счетчика 7 заднего фронта синхроимпульса счетчик переходит в состояние х (х, - ). На этом первый такт работы устройства закончен.

В дальнейшем устройство работает аналогичным образом до тех пор, пока на реверсивном счетчике 7 не образуется значение кода. Численно равное новому значению кода аргумента х.

g При этом на выходе регистра 17 памяти записана величина, равная tg x,j. Количество тактов на втором этапе работы равно не величине аргумента х, а разности х,-х .

0

13650796

Таблица 1

Вход Выход

III IIII I II

0000

Таблица 2

ЗначениеВыход

величин

на входах . I Ц Щ

схемы

сравнения

а-b 1 О О а b О О 1 а Ь О 1 О

Примечание, а - значение величины на первом входе схемы 8 сравнения i

b - значение величины на втором входе схемы сравнения.