Формирователь импульсов считывания для блоков памяти Советский патент 1986 года по МПК G11C7/00 

to

со

СО

в5

Изобретение относится к вычислительной технике и электронике и может быть использовано при построении устройств считывания информации в качестве элемента, осуществляющего предварительный заряд выходной емкости.

Цель изобретения - расширение области применения формирователя за счет возможности регулирования амплитуды выходного сигнала.

На фиг.1 изображена схема формирователя импульсов; на фиг.2 - эпюры переходных процессов в узлах схемы.

Формирователь импульсов содержит первый 1 элемент предзаряда на МДПтранзисторе первого типа проводимости, второй 2, третий 3 элементы предзаряда на МДП-транзисторах второго типа проводимостиэ первый усилительиьш элемент 4 и второй усилительный элемент 5 на МДП-транзисторах первого типа проводимости, инвертор 6, причем ИСТОКИ транзистора первого 1 элементе предзаряда и транзисторов liToporo 2 и третьего 3 элементов предзаряда соединены соответственно с первой 7 шиной питания и общей 8 шиной S сток транзистора первого 1 элемента предзаряда соединен со стоком транзистора второго 2 элемента предзаряда, затвор которого соединен со стоком транзистора третьего 3 элемента предзаряда, затворы транзисторов первого 1 и третьего 3 элементов предзаряда соединены с управляюпдами входами 9 и 10 (пряг-1ым и инверсным), транзисторы первого 4 и второго 5 усилительных элементов включены последовательно между второй 11 шиной питания и затвором транзистора второго 2 элемента предзаряда, затвор транзистора второго 5 усилительного элемента соединен с выходом инвертора 6, вход которого соединен со стоком транзистора второго 2 элемента предзаряда, затвор транзистора первого 4 усилительного элемента соединен с затвором транзистора третьего 3 элеме,нта предзаряда.

Формирователь импульсов работает в режиме формирования низкого уровня и в режиме формирования импульса предзаряда.

В режиме формирования низкого уровня на прямом 9 н инверсном 10 управляющих входах установлен код 01 Закрытьш по затвору единичным уровнем не. ниже, первого напряжения питания Е 5 транзистор первого 4 усилительного элемента не препятствует установлению низкого уровня в точке А транзистором третьего 3 элемента предзаряда, открытым высоким потенциалом, на его затворе. При этом закрывающийся транзистор второго 2 элемента предзаряда не препятствует формированию высокого потенциала, равного напряжению Е , на входе инвертора 6, осу-ществляемому открытым транзистором первого 1 элемента предзаряда. Инвертор 6 формирует низкий уровень на затворе транзистора второго усилительного элемента, переводя его в открытое состояние. Окончание переходных процессов в узлах схемы характеризуется отсутствием каналов сквозного тока - рассеиваемая мощность при этом определяется только токами утечки р-п переходов.

В режиме формирования импульса предзаряда на прямом 9 и инверсном 10 входах устанавливается код 10, закрывающий транзисторы первого 1 третьего 3 элементов предзаряда и открывающий транзистор первого 4 усилительного элемента. Открытые транзисторы первого 4 и второго 5 усилительных элементов обеспечивают повьшение уровня напряжения в узле А, при досТ1жении которым порогового напряжения транзистора второго 2 элемента предзаряда, последний открывается, формируя на входе инвертора 6 низкий уровень. Через время. , определяемое временем переключения транзистора второго 2 элемента предзаряда и инвертора 6, в узле В сформируется высокий уровень, запирающий транзистор второго 5 усилительного элемента, при этом амплитуда выходного сигнала фиксируется на уровне, определяемом величинами напряжения питания Е, нагрузочной емкости С и проводимостью G цепи последовательно соединеных транзисторов первого 4 и второго 5 усилительных элементов. Амплитуда выходного сигнала определяется соотношением

-UA 2 -с при Е Е .

Область применения предлагаемого формирователя значительно шире. Это обусловлено возможностью регулирования амплитуды выходного сигнала в ди31апазоне от нулевого уровня до уровня Е, при Е Е. , . Формула изобретения Формирователь импульсов считьшания для блоков памяти, содержащий три элемента предзаряда на МДП-транзисторах,-причем транзистор первого элемента предзаряда - первого типа проводимости, а второго и третьего второго типа проводимости, при этом исток транзистора первого элемента предзаряда соединен с. первой шиной питания, истоки транзисторов второго и третьего элементов предзаряда - с общей шиной, стоки транзисторов первого и второго элементов предзаряда объединены, затвор транзистора второго элемента предзаряда соединен со стоком транзистора третьего элемента предзаряда, затворы транзисторов пёр вого и третьего элементов предзаряда 964 вляются управгляющими входами формирователя, отличающк.йся тем, что, с целью расширения области применения формирователя за счет возможности регулирования амплитуды выходного сигнала, он содержит два усилительных элемента на МДП-транзисторах первого типа проводимости и инвертор, причем транзисторны усилительных элементов вкпючены последовательно между второй шиной питания и затвором транзистора второго элемента предзаряда, затвор транзистора второго усилительного элемента соединен с выходом инвертора, вход которого соединен со стоком транзистора второго элемента предзаряда, затвор транзистора первого усилительного элемента соединен с затвором транзистора. третьего элемента пpeдзapя a, сток которого соединен с истоком транзистора второго усилительного элемента и является выходом формирователя,

Изобретение относится к области вычислительной техники и электротехники и может быть использовано в качестве элемента, осуществляющего предварительный заряд емкостей, переключаемых маломощными источниками сигналов. Целью изобретения является расширение функциональных возможностей формирователя импульсов за счет обеспечения возможности регулирования амплитуды импульса и скорости нар астания фронта. Устройство содержит три элемента предзаряда иа МДП-транзисторах, 1-транзистор первого типа проводимости, 2 и 3 - второго типа проводимости, два усилительных элемента на МДП-транзисторах первого типа проводимости 4,5 и инвертор 6, первую шину питания 7, общую шину 8, управляющие входы 9 и 10, вторую шину питания 11. 2 ил. W с // .

фи. 2