Формирователь импульсов для блоков памяти Советский патент 1986 года по МПК G11C7/00 

Изобретение относится к вычислительной технике и электронике и может быть использовано при построении устройств для считывания информации из накопителей запоминающих устройств в качестве элемента, осуществляющего предварительный подза- ряд шин данных.

Целью изобретения является снижение потребляемой мощности.

На фиг. 1 приведена схема формирователя импульсов; на фиг. 2 - кривые переходных процессов в элементе.

Формирователь импульсов содержит первый 1, второй 2, третий 3 и четвертый 4 МДП-транзисторы, соответственно - и л-ти- па, а также пятый 5, шестой 6, седьмой 7 и восьмой 8 МДП-транзисторы, соответственно, р- и п-типа, причем первый 1, третий 3, восьмой 8 транзисторы и пятый 5, седьмой 7, второй 2 транзисторы, соответственно, образуют две группы последователь10

В первом варианте переходного процесса открывающийся пятый 5 и открытый седьмой 7 транзисторы обеспечивают формирование в узле В логической единицы, закрывающей щестой транзистор 6. Открывающийся пятый 5 и открытый четвертый 4 транзисторы индицируют процесс повыщения напряжения на выходе 13 схемы до уровня, определяемого соотношением

Е- и on

ли

1+Лп

15

где Е - напряжение на шине 9 питания

относительно общий щины 10; , - пороговое напряжение, коэффициент влияния подложки четвертого 4 транзистора.

В случае, если ,,,, открывающийся третий 5 и открытый восьмой 8 транзисторы обеспечивают формирование логического нуля в узле А, закрывающего четвер- но включенных транзисторов между шиной 20 тый транзистор 4. В случае, если ,n

9 питания и общей шиной 10. Затворы первого 1 и восьмого 8 транзисторов объединены и образуют прямой управляющий вход 11, объединенные затворы второго 2 и пятого 5 транзисторов образуют инверсный

что имеет место при выполнении условия .- 2,

ь on

четвертый транзистор 4 закрывается по подуправляющий вход 12. Затворы третьего 3 ложке и потенциал узла А не изменяется.

30

40

и седьмого 7 транзисторов, объединенные с потоками четвертого 4 и шестого 6 транзисторов, образуют выход 13 формирователя импульсов. Затворы четвертого 4 и шестого 6 транзисторов соединены со стоками, соответственно, первого 1, третьего 3 и второго 2, седьмого 7 транзисторов, а стоки четвертого 4 и шестого 6 транзисторов соединены, соответственно, с истоком седьмого 7, стоком пятого 5 и истоком третьего 3, стоком восьмого 8 транзисторов.

Формирователь импульсов работает в двух режимах: режим восстановления (подготовки) и режим формирования уровня предзаряда.

В режиме восстановления (подготовки) на прямом 11 и инверсном 12 управляющих входах установлен код, соответственно, и . При этом открытые первый 1 и второй 2 транзисторы обеспечивают формирование в узлах А и В уровней, соответственно, Е и О. Закрытые пятый 5 и восьмой 8 транзисторы отключают выход 13 от шины 9 питания и общей шины 10, обеспечивая тем самым рассивное (третье) состояние выхода 13. Смена управляющего кода «01 на противоположный «1, О на входах, соответственно, 11 и 12 переводит схему в режим формирования предзаряда. В зависимости от состояния выхода 13 возможны два варианта переходного процесса:

формирование предзаряда из нулевого состояния на выходе 13 - область I на фиг. 2;

формирование предзаряда из единичного состояния на выходе 13 - область II на фиг. 2.

Таким образом, в результате воздействия управляющих сигналов , на выходе 13 сформирован импульс предзаряда, амплитуда которого Д{У° находится в пределах

,

причем в схеме отсутствуют сквозные токи, а выход 13 закрыт четвертым 4 и шестым 6 транзисторами. Последуюигее изменение состояния управляющих входов 11 2.J и 12 на противоположное, соответственно, , Ф 1 обеспечивает сохранение уровня напряжения М1° на выходе 13 за счет сохранения его отключенного состояния посредством запирания восьмого 8 и пятого 5 транзисторов. Воздействие в .момент t внешнего импульса переводит выход 13 в состояние логической единицы (фиг. 2, часть I), либо в состояние логического нуля.

Исходя из симметричности схемы характер переходного процесса при формировании уровня предзаряда единичного состояния (фиг. 2, часть II) аналогичен рассмотренному, при этом уровень на выходе 13 определяется выражением

50

E-AU Е .

где иор, Пр - пороговое напряжение, коэффициент влияния подложки шестого транзистора 6. Воздействие внешнего импульса в момент /о переводит выход 13 в нулевое (фиг. 2 55 часть II) состояние, либо в единичное.

Таким образом, формирователь импульсов обеспечивает в течение активной фазы (, ) функционирования предзаряд

В первом варианте переходного процесса открывающийся пятый 5 и открытый седьмой 7 транзисторы обеспечивают формирование в узле В логической единицы, закрывающей щестой транзистор 6. Открывающийся пятый 5 и открытый четвертый 4 транзисторы индицируют процесс повыщения напряжения на выходе 13 схемы до уровня, определяемого соотношением

Е- и on

ли

1+Лп

где Е - напряжение на шине 9 питания

относительно общий щины 10; , - пороговое напряжение, коэффициент влияния подложки четвертого 4 транзистора.

В случае, если ,,,, открывающийся третий 5 и открытый восьмой 8 транзисторы обеспечивают формирование логического нуля в узле А, закрывающего четвер- тый транзистор 4. В случае, если ,n

что имеет место при выполнении условия .- 2,

ь on

четвертый транзистор 4 закрывается по под ложке и потенциал узла А не изменяется.

0

0

Таким образом, в результате воздействия управляющих сигналов , на выходе 13 сформирован импульс предзаряда, амплитуда которого Д{У° находится в пределах

,

причем в схеме отсутствуют сквозные токи, а выход 13 закрыт четвертым 4 и шестым 6 транзисторами. Последуюигее изменение состояния управляющих входов 11 .J и 12 на противоположное, соответственно, , Ф 1 обеспечивает сохранение уровня напряжения М1° на выходе 13 за счет сохранения его отключенного состояния посредством запирания восьмого 8 и пятого 5 транзисторов. Воздействие в .момент t внешнего импульса переводит выход 13 в состояние логической единицы (фиг. 2, часть I), либо в состояние логического нуля.

Исходя из симметричности схемы характер переходного процесса при формировании уровня предзаряда единичного состояния (фиг. 2, часть II) аналогичен рассмотренному, при этом уровень на выходе 13 определяется выражением

E-AU Е .

где иор, Пр - пороговое напряжение, коэффициент влияния подложки шестого транзистора 6. Воздействие внешнего импульса в момент /о переводит выход 13 в нулевое (фиг. 2 часть II) состояние, либо в единичное.

Таким образом, формирователь импульсов обеспечивает в течение активной фазы (, ) функционирования предзаряд

выходной емкости до уровня, промежуточного между логическим нулем и единицей. Во время пассивной фазы (, ) формирователь находится в третьем состоянии по своему выходу и не оказывает влияния на процесс формирования полных логических уровней внешними источниками.

Формула изобретения

Формирователь импульсов для блоков памяти, содержащий первый и второй, третий, четвертый МДП-транзисторы соответственно р- и rt-типов, причем сток первого транзистора соединен с затвором четвертого и стоком третьего транзисторов, а затвор третьего и исток четвертого транзисторов

78973

объединены, отличающийся тем, что, с целью снижения потребляемой мощности, он содержит пятый, щестой, седьмой и восьмой МДП- транзисторы соответственно р- и п-типов, причем истоки первого, пятого и второго, восьмого транзисторов соответственно объединены, стоки восьмого и пятого транзисторов соединены с источниками соответственно третьего и седьмого транзисторов, сток восьмого транзистора соединен со стоком щес10 того, затвор которого соединен со стоками второго и седьмого транзисторов, затвор седьмого транзистора соединен с истоками четвертого и шестого транзисторов, стоки четвертого и пятого транзисторов объединены, затворы первого, восьмого и вто 5 рого, пятого транзисторов соответственно объединены.

Изобретение относится к области вычислительной техники и электроники и может быть использовано при построении устройств для считывания информации из накопителей ЗУ, а также при организации информационных магистралей в качестве элемента, осуществляющего предварительный заряд паразитных емкостей, переключаемых в режиме считывания. Целью изобретения является снижение потребляемой мощности формирователя импульсов за счет построения схемы, обеспечивающей возможность формирования импульсов подзаряда независимо от логического уровня на перезаряжаемой емкости. Поставленная цель достигается тем, что в формирователь импульсов, содержащий первый и второй, третий, четвертый МДП-транзисторы соответственно р- и п-типов, причем сток первого транзистора соединен с затвором четвертого и стоком третьего транзисторов, затвор третьего и исток четвертого транзисторов объединены, введены пятый, щестой, седьмой и восьмой МДП-транзисторы, соответственно, р- и rt-типов, причем истоки первого, пятого, второго, восьмого транзисторов, соответственно объединены, стоки восьмого и пятого транзисторов соединены с истоками соответственно третьего и седьмого трназисторов, сток восьмого транзистора соединен со стоком щестого, затвор которого соединен со стоками второго и седьмого транзисторов, затвор седьмого транзистора соединен с истоками четвертого и щестого транзисторов, стоки четвертого и пятого транзисторов объединены, затворы первого, восьмого, второго, пятого транзисторов соответственно объединены, что приводит к отсутствию в статическом режиме каналов протекания сквозного тока между щиной питания и общей шиной. 2 ил. (Л N3 сх со со

(, Ьрепя

fM.i