Элемент памяти Советский патент 1986 года по МПК G11C11/40 

ISD

|

4;: 11 Изобретение относится к вычислительной технике, в частности к запо минаюп.1;им устройствам, и может быть использовано для построения полупроводниковых оперативных запоминающих устройств. Целью изобретения являете я сниже ние потребляемой мощности элемента памяти. На. фиг.-1 изображен предложенный элемент памяти с ограничительными элементами, выполненными на резисторах; на фиг.2 - то же, с ограничительными элементами, выполненными на диодах Иоттки. Элемент памяти (фиг.1) содержит запоминающие МДП-транзисторы 1 и 2, нагрузочные МДП-транзисторы 3 и 4, ключевые МДП-транзисторы 5 и 6, адресную шину 7, разрядные шины 8 и 9 ограничительные элементы на резисторах 10 и 11, паразитные емкости 12 н 135 шину 14 питания и шину 15 нулевого потенциала. Аналогичные элементы содержат элемент памяти {фиг.2), на котором диоды Шоттки обозначены позициями 10 и 11. Предложенньй элемент памяти работает следующ1Ф1 образом. В режиме хранения иа адресную шину 7 подается запоминающий потенциал (напр1-1мер, нулевой) , которьш закрывает нагрузочные транзисторы 3 и 4 и ключевые транзисторы 5 и 6. Схема элемента памяти при этом изоли руется от разрядных шин 8 и 9. При закрытом транзисторе 1 и открытом транзисторе 2 паразитная емкость J 2 разряжена через открытый транзистор 2, паразитная емкость 13 заряжена. Паразитшле емкости сформированы соответственно между затворами и. истоками транзисторов 1 и 2. При открытом транзисторе 1 и закрытом транзисторе 2 паразитная емкость 13 разряжена, а паразитная емкость 12 заряжена. Потенциал точки А, необходимый для поддержания в открытом состоянии транзистора 1, а следовательно, и заряд емкости 12 поддерживается с помощью утечек тран зистора -4 через резистор 1 (фнг.1) и через диод Шоттки (фиг.2). Потребляемая мощность элемента памяти в этом состоянии практически будет определяться вшг1-гчиной сопротивления резистора 10. Величины сопротетлений 0 резисторов 10 и 11 должны быть менее, чем сопротивления закрытых транзисторов 1,2 и 5. Потребляемая мощность элемента памяти в режиме хранения 1,;рс,н. ЕП 10 где Е„ - величина напп Ю п ряжения питания, R - величина сопротивлепия резистора R 10 или диода Шоттки 10. При записи логической единицы одновременно подаются отрицательный потенциал на адресную шину 7 и положительный потенциал на разрядную шину 8. В этом случае транзистор 5 открьшается и положительный потенциал разрядной шины подается на сток транзистора I и на затвор транзистора 2, который закрывается. Одновременно с транзистором 5 открьшается и транзистор 3. Чтобы обеспечить запирание транзистора 2 необходимо еще обеспечить, чтобы транзистоpiii 3 и 4 имели бы в открытом состоянии намного большее сопротивление, чем транзисторы 1 и 2. При запиранни транзистора 2 открывается транзистор 1 и на его стоке устанавливается положительньй потенциал, равньм потенциалу на адресной шине 7. При записи логического нуля одновременно с отрицательным потенциалом на шине 7 поступает потенциал установки нуля по разрядной шине 9. При этом оказывается открытым транзистор 6 и положительный потенциал с разрядной шины 9 подается на затвор транзистора 1, что приведет к его запиранию и отпиранию транзистора 2. Считывание информации с элемента памяти осуществляется при подаче только одного отрицательного потенциала на шину 7, При этом в процессе считывания потенциалы в точках А и В значительно не меняются, так как одновременно с транзисторами 5 и 6 открываются транзисторы 3 и 4, а ток, протекающий через них от источника питания (не показан), поддерживает соответствующие уровни потенциалов в этих точках. При использовании п-канальных МДП-транзисторов потенциалы на разрядных шинах, на адресной пгине, на .шинах питания и нулевого потенциала по полярности противоположны соответствующим потенциалам функционирования элемента памяти, описанного вьшш. Потребляемая мощность предложенного элемента памяти в несколько раз ниже, чем у прототипа, принятого за базовый обьект.

312

Формула изобретения

1.Элемент памяти, содержащий первый и второй запоминающие МДП-транзисторы, первый и второй нагрузочные МДП-транзисторы и первый и второй ключевые МДП-Транзисторы. причем стоки первых МДП-транзисторов подключены к затвору второго запоминающего МДП-транзистора, стоки вторых МДП-транзисторов соединены с затвором первого запоминающего МДП-транзистора, истоки нагрузочных МДПтранзисторов подключены к шине питания, а истоки запоминающих МДП-транзисторов -. к шине нулевого потенциала, затворы нагрузочных и ключевых МДП-траизисторов соединены с адресной шиной, истоки первого и второго

40004

ключевых МДП-транзисторов соединены с первой и второй разрядными.шинами соответственно, отличающий с я тем, что, с целью снижения поS требляемой мощности элемента памяти, в него введены первьй и второй ограничительные элементы, выполненные на резисторах, одни выводы которых подключены к истокам, а другие - к стокам соответствующих нагрузочных транзисторов.

2.Элемент поп.1,отлича ющ и и с я тем, что ограничительные элементы выполнены на основе диодов Шоттки,

3.Элемент поп.1, отлича ющ и и с я тем, что ограничительные элементы выполнены на высокоомных резисторах.

Изобретение относится к области вычислительной техники в частности к запоминающим устройствам,и может быть использовано при построении полупроводниковых оперативных запоминающих устройств. Цель изобретения - снижение потребляемой мощности достигается тем, что в элемент памяти, содержащий первьА .и второй запоминающие МДП-транзисторы, первый и второй нагрузочные МДП-транзисторы, первый и второй ключевые МДП-транзисторы. разрядные шины, адресную шину, шину питания и шину нулевого потенциала, введены ограничительные элементы, вьшоды кото1 ых подключены соответственно к истокам и к стокам нагрузочных МДПтранзисторов. При этом ограничительные элементы могут быть выполнены или на резисторах или на диодах Шоттки. Это позволило в несколько g раз снизить потребляемую мощность. 2 3. п. ф-лы, 2 ил. (О с

I

lil