Устройство для нормализации числа в интервально-модулярном коде Советский патент 1986 года по МПК G06F7/72 

N9 СЛ

4:

СО

СО 112 Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах, как с плавающей, так и с фиксированной запятой, функционирующих в непозиционньк системах счисления для выполнения немодульньпс операций, таких как деление, нормализация, определение знака чисел. Целью изобретения является сокра-г щенке аппаратурных затрат. На фиг.1 представлена структурная схема устройства для нормализации числа в интервально-модулярном коде; на фиг.2 - схема блока памяти. Устройство для нормализации числа в интервально-модуЛярном коде (фиг.1) содержит информационные входы 1.11.К УСТРОЙСТВА (к - число оснований интервально-модулярной системы счисления), установочный вход 2 устройства, группу блоков 3.1-3.К элементов запрета, элемент НЕ 4, регистры 5.15.К группы, счетчик 6, выход 7 знака устройства, умножители 8.1, 8.2,..., 8.К на константу группы соответственно по модулям т,, т,..., т,,системы счйсления, блок 9 памяти, схемы 10.110.К-1 сравнения с константой группы дешифратор 11, выход 12 окончания работы устройства, выходы 13.1-13.К мантиссы устройства, выход 14 порядка устройства, адресный вход 15, входы 16 разрешения, выходы 17 - 19 блока 9 памяти. Блок 9 памяти (фиг.2) содержит элементы 20 памяти, группу 21 элементов Ш1Й, элементы ИЛИ 22 и 23. В блоке 9 памяти по адресу 1x1 хранится вектор Qi(X) |X+j-l| , S j (X), Л (Х) (j 1-k), где Sj(X) - знак числа; О, если -p-k+2iX+j-1 P aj(x) 1 в остальных случаях. Р - фиксированное натуральное число. Первая, вторая и третья компоненты, составляющие каждьш вектор, поступают с элементов 20 памяти соответ ственно через группу элементов ИЛИ .20, элементы ИЛИ 22 и 23 на выходы 17 - 19 блока 9 памяти. Умножители 8.1-8.К-1 выполняют умножение на два по соответствующему модулю. . 9 Схема 10 сравнения с константой формирует на выходе единичный сигнал, если входная величина больше или равIm;. Г . Устройство для нормализации числа в интервально-модулярном коде работает следующим образом. По сигналу, подаваемому на установочный вход 2 устройства, счетчик 6 обнуляется, группа блоков элементов запрета 3.1-3.К блокирует поступление на входы регистров 5.1-5.К ненулевой информа1щи, в них через информационные входы 1.1-1.К устройства передается интервально-модулярный код (оС,д., S,)r-i i t-i,K-i исходного числа А. На первом такте операции цифра oi; ,, с выхода регистра 5.1 подается на входы модульного умножителя 8.i и схемы 10.1 сравнения, которые на-; ходят цифру об., числа и вьтолняют сравнение. Вычет с выхода умножителя через информационный вход блока 3.1 элементов запрета передается регистр В 5.1, а признак с выхода схемы сравнения поступает на 1-й вход дешифратора 11, который вырабатывает на своих выходах сигналы. Параллельно с этим машинный интервальный индекс 1(А) числа А с выхода регистра 5.К поступает на адресный вход блока 9 памяти, из которого считывается по значению выхода дешифратора 11 определенный вектор. Компоненты, составляющие вектор, поступают соответственно на выходы 17 -19 блока9 памяти. Вычет, представляющий машинный интервальный индекс 1(А ), поступает через блок З.К элементов запрета в регистр 5.К. Признак переполнения S7;(I(A)) подается через элемент НЕ 4 на счетный вход счетчика 6, увеличивая его содержание. На последующих тактах операций описанные действия повторяются, при этом признаком окончания операции нормализации числа А служит появление на выходе 12 устройства единичного сигнала. Мантисса, порядок и знак числа снимаются соответственно с выходов 13.1-13.К, 14 и 7 устройства. Формула изобретения Устрбйст.во для нормализации числа в интервально-модулярном коде, содержащее группу регистров, группу умножителей на константу по модулю, группу блоков элементов запрета, дешифратор, счетчик, элемент НЕ, блок памяти, причем выходы блоков элементов запрета группы соединены с первыми информационными входами соответствующих регистров группы, выходы которых являются выходом мантиссы устройства и соединены, кроме последнего, с входами соответствующих умножителей на константу по модулю группы, выходы которых соединены с информационными входами соответствуюпщх блоков элементов запрета группы, управляющие вхощл блоков элементов запрета группы (Соединены с установочным входом устрой ства, выход последнего регистра груп,пы соединен с адресным входом блока памяти, выход счетчика является выходом порядка устройства, отличающееся тем, что, с целью сокра1239 щения аппаратурных затрат, оно содщтжит группу схем сравнения с константой, причем информационный вход. устройства соединен с вторыми информационными входами регистров группы, выходы которых, кроме последнего, соединены с входами соответствующих схем сравнения с константой группы, выходы которых соединены с соответствующими входами дешифратора, выходы которого соединены с соответствующими входами разрешения блока памяти, первый, второй и третий выходы которого соединены соответственно с информационным входом последнего блока элементов запрета группы, выходами знака и окончания работы устройства, установочный вход которого соединен с входом установки в О счетчика, счетный вхрд которого через элемент НЕ соединен с третьим выходом блока памяти.

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах как с плавающей, так и с фиксированной запятой, функционирукнцих в непозиционных системах счисления для выполнения немодульных операций, таких как деление, нормализация, определение знака чисел. Целью изобретения является сокращение аппаратурных затрат. Устройство содержит К информационных входов (К - число оснований интервапьно-модулярной системы счисления), установочный вход, группу блоков элементов запрета, элемент НЕ, группу регистров, счетчик, выход знака, умножители на константу, блок памяти, схемы сравнения с константой, дешифратор, выход окончания работы, . выходы мантиссы, выход порядка, адресный вход, входы разрешения. 2 ил.