Устройство для суммирования @ @ -разрядных двоичных чисел Советский патент 1986 года по МПК G06F7/50 

Изобретение относится к вычислительной технике.

Цель изобретения - упрощение устройства.

На фиг. 1 изображена функциональная схема устройства, на фиг . 2-упрощенная принципиальная схема преобразователя ДВОИЧНОГО кода в уплотненный код.

Устройство содержит преобразователь 1 двоичного кода в уплотненный код, сумматоры 2 по модулю два, первую 3 и вторую 4 группы элементов И, rpytiny элементов 5 задержки, элемент ИЛИ 6, регистр 7 результата, .информационные входы 8 устройства первый 9 и второй 10 синхрОБХОДЫ.

Устройство работает следующим об- разом.

По информационным входам 8 устройства при приходе тактового импульса на первый вход 9 синхронизации устройства на вход преобразователя двоичного кода в уплотненный код через элемент И 3 первой группы поступают i-e одноименные разряды всех слагаемых (i-й разрядньш срез), сорт ветственно на выходе блока 1 образуется уплотненный код, например, если на входе блока 1 имеется двоичная комбинация 01011011, то на его выходе получим уплотненный код 00011111, который поступает на входы элементов задержки (свидетельстЕ,ую- щий о количестве переносов, которые необходимо учесть при обработке - (1 + 1)-го среза), а также на входы группы сумматоров 2 по модулю два, с выходов которых получаем результат суммы обработки i-ro среза, который поступает на элемент ИТШ 6, с выхода которого при подаче такТо- вого импульса по второму входу 10 синхронизации заносится в регистр результата, а информация о количестве переносов (образованных при обработке i-ro среза), которые необходимо учесть при обработке (1. + 1)-го среза, задерживается на один такт с помощью элементов 5 задержки,

Количество тактов t , необходимых для сзгммирования N п-разряд,ных двоичных чисел, соответственно равно t п + ,

5

0

5

0

5

0

5

0

где п - разрядность слагаемых;

N - количество суммируемых слагаемых.

Формула изобретения

, Устройство для суммирования N п- разрядных двоичных чисел, содержащее преобразователь двоичного кода в уплотненный код, первую группу из N-1 -элементов И, где N - количество суммированных чисел, вторую группу из элементов И, группу из N-1 элементов задержки, отличающее- с я тем, что,с целью упрощения устройства, в него введены элемен т ИЛИ, регистр результата N-1 сумматоров по модулю два и N-1 входов первой группы преобразователя двоичного кода в уплотненный код соединены соответственно с выходами N-1 элементов И первой группы, первые входы которых соединены с первым синхровходом устройства, а вторые входы - соответственно с выходами N-1 элементов задержки группы, вторая группа из N входов преобразователя двоичного кода в уплотненный код соединена соответственно с выходами элементов И второй группы, первые входы которых соединены с первым синхровходом устройства, а вторые входы - с входами соответствующих слагаемых устройства, нечетные выходы преобразователя двоичного кода в уплотненный код, кроме выхода старшего раз- .ряда, соответственно соединены с первыми входами . сумматоров ло модулю, два, четные выходы преобразователя двоичного кода в упл отненный код : соответственно соединены с вторыми входами сумматоров по модулю два и с входами соответствующих элементов задержки группы, выходы сумматоров по модулю два соединены с- входами элемента ИЛИ, последний вход которого соединен с выходом старшего разряда преобразователя.двоичного кода в уплотненный код, выход элемента ИЛИ со единен с информационным входом регистра результата, синхровход которого соединен с )зторым синхровходом устройства.

Редактор E,Копча

cpuf.Z

Составитель М.Есенина.

Техред И.Попович Корректор О. Луговая

Заказ 6667/42 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР .по делам изобретений и открытий

113035, Москва, Ж-35, Раушска.я наб., д. 4/5

Производственно-полиграфическое предприятие,. г.Ужгород, ул. Проектная, 4

Изобретение относится к области вычислительной техники, а точнее к устройствам для сложения нескольких чисел, и может использоваться в устройствах обработки информации. Цель изобретения - упрощение устройства. Устройство содержит преобразователь двоичного кода в уплотненный код, первую и вторую группу элементов И, группу элементов задержки, группу сумматоров по модулю два, элемент ШШ, регистр результата и соответствующие входные шины, причем применение в суммирующем устройстве преобразователя двоичного кода в уплотненный код, группы элементов ИЛИ, группы сумматоров по модулю два, первой и второй группы элементов И, группы элементов задержки и регистра результата, соединенных соответствующими связями, позволяет получить структуру устройства для суммирования N п-разрядных двоичных чисел с малыми аппаратурными затратами и более высоким быстродействием. 2 ил. i (Л N5 СО сл