Накапливающий сумматор Советский патент 1987 года по МПК G06F7/50 

112

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики.

Цель изобретения - упрощение устройства.

На фиг, 1 представлена функциональная схема двух разрядов предлагаемого сумматора на фиг. 2 - временная диаграмма его работы.

Накапливающий сумматор содержит элементы ИЛИ 1-4, элементы И 5-10, накапливающий регистр на триггере 11 элементы НЕ 12 и 13, тактовый вход 14, вход 15 переноса из младшего разряда, вход 16 разрешения записи слагаемого, вход 17 разрешения сложения вход 18 соответствующих разрядов слагаемых .

Рассмотрим работу сумматора при выполнении операции сложения двух положительных чисел, представленных в двоичном коде. Будем считать, что код первого слагаемого хранится в накапливающем регистре (триггеры 11), а код второго слагаемого поступает на вход 18.

В первом временном такте (t,) выполняется элементарная операция (ЭО) первого сложения по модулю два. Для выполнения этой ЭО на вход 16 подается исполнительный импульс. Если в рассматриваемом двоичном разряде сумматора на-входе 18 присутствует высокий (низкий) потенциал, соответствующий коду единицы, то исполнительный импульс по цепи И 9, ИЛИ 4 поступит на первые входы И 7 и 8 и вьтолнит инвертирование триггера 11, так как если в триггере 11 до поступления первого импульса хранился код единицы, то высокий (низкий) потенциал с единичного выхода триггера по цепи ИЛИ 3, И 6 поступит на второй вход И 7 и разрешит прохождение первого импульса на R-вход триггера, т.е. установит его в нулевое состояние. Заметим, что переключение триггера не меняет потенциала,с выхода И 6, так как за счет связи R-входа с входом ИЛИ 3 на время длительности сохраняется прежнее значение сигнала t. Если же до прихода первого импульса триггер 11 хранил код нуля, то с выхода НЕ 12 на второй вход И 8 поступает потенциал, разрешающий прохождение первого импульса на R-вход триггера 11. Первый тактовый импульс

9682

поступивший на S-вход, одновременно поступает на вход НЕ 13 и запрещает появление высокого потенциала с выхода И 6 на время длительности импульса tg.

Одновременно с выполнением 30 первого сложения по модулю два начинает формироваться потенциал переноса. Если в триггере 11 хранится код еди ницы и на входе 18 присутствует потенциал единицы, то исполнительньй импульс с выхода И 9 поступит на первый вход второго элемента ИЛИ 2 и с выхода И 7 этот же импульс по- ступит ;на второй вход ИЛИ 1. За счет этого ifa выходе И 5 сформируется потенциал переноса в старший разряд сумматора. Этот же потенциал с выхода И 5 поступает на третьи входы ИЛИ 1 и 2. Эта связь позволяет хранить сигнал переноса, выработанный в данном разряде, и после окончания действия первого исполнительного импульса,

В период второго временного такта (tp продолжает формироваться и распространяться в сторону старших разрядов потенциал сквозного переноса. Распространение сигнала переноса должно завершиться до начала следующего временного такта.

По третьему временному такту (t) выполняется ЭО второго сложения по модулю два. Для выполнения этой ЭО

- на вход 17 подается исполнительный импульс. Если в данный двоичный разряд из младшего разряда сумматора на второй вход И 10 поступил потенциал переноса, то исполнительный

0

5

0

0

5

0

5

импульс по цепи И 10, ИЛИ 4 посту- пает на первые входы И 7 и 8 и выполняет инвертирование триггера 11. На этом операция--сложения завершается. Результат суммирования двух чисел будет храниться в триггерах 11. В момент вьщачи результата сложения из сумматора выполняется ЭО стробирова- ния (гашения) переносов, запоминаемых в цепях сквозного переноса. Эта ЭО необходима для вьтолнения последующей операции сложения. Для ее выполнения с входа 14 снимается высокий (низкий) потенциал.

Пример выполнения операции сложения двух чисеп приведен в таблице. Формула изобретения

Накапливающий сумматор, содержащий в каждом разряде шесть элементов

И, три элемента ИЛИ, RS-триггер,причем первый вход первого элемента И соединен с входом соответствующего разряда слагаемого сумматора, вход разрешения записи слагаемого сумматора соединен с вторым входом первого элемента И, выход которого соединен с первыми входами первого и вт.орого элементов ИЛИ, вход разрешения сложения сумматора соединен с первым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ,, выход которого соединен с первыми входами третьего и четвертого элемента И, выход четвертого элемента И соединен с S-входом RS-триггера, второй вход пятого элемента И соединен с выходом второго элемента ИЛИ, второй вхо второго элемента И соединен с входом переноса из младшего разряда сумматора, R-вход RS-триггера соединен с выходом третьего элемента И и первым входом третьего элемента ИЛИ, первый вход пятого элемента И соединен с тактовым входом сумматора, выход шестого элемента И соединен с вторым

сумматора, в которых выработался потенциал переноса по времени t,. Разряды сумматора, в которых сформировался н запомнился потенциал переноса по времени t, и t.

O

0

5

5

входом второго элемента ИЛИ, отличающийся тем, что, с целью упрощения устройства, в него введены два элемента НЕ и четвертьш элемент ИЛИ, первый вход которого соединен с прямым выходом RS-триггера, S-вход которого соединен с входом первого элемента НЕ, выход которого соединен с первым входом шестого элемента И, второй вход которого соединен с выходом четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего .элемента И, второй вход которого соединен с выходом шестого элемента И и входом второго элемента НЕ, выход которого соединен с вторым входом четвертого элемента И, третий вход второго элемента ИЛИ соединен с вторым входом третьего элемента ИЛИ, с выходом пятого элемента И и выходом переноса в следующий разряд сумматора, третий вход третьего элемента ИЛИ соединен с входом переноса из младшего разряда сумматора, третий вход пятого элемента И соединен с выходом третьего элемента ШШ.

15

Изобретение относится к области - вычислительной техники и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики. Цель изобретения - упрощение устройства. Для достижения этой цели в сумматор введены два элемента НЕ и элемент ИЛИ, изменены связи между элементами и поэтому число триггеров в каждом двоичном разряде доведено до одного триггера, 2 ил., 1 табл.

tu

Редактор В. Данко

Заказ 265/47Тираж 673Подписное

ВИНИЛИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная 4

C/iowetfue no fioСоставитель М, Есенина

Техред В.КадарКорректор Л. Патай