Устройство для суммирования Советский патент 1987 года по МПК G06F7/50 

112

Изобретение может быть использовано в вычислительной технике при построении цифровых вычислительных машин, работающих в двоичной и десятичной арифметике.

Цель изобретения - упрощение устройства.

На чертеже представлена функциональная схема устройства для суммирования.

Устройство для суммирования содержит входы 1 слагаемых, двенадцать элементов И 2 - 13, семь элементов ИЛИ 14 - 20, четыре полусумматора 21 - 24, триггеры 25 - 29, вход 30 синхронизации устройства, вход 31 переноса из предыдущей тетрады, вход 32 разрешения сложения, вход 33 разрешения коррекции, выход 34 переноса в следующую тетраду, выходы 35 результата.

Устройство работает следующим образом.

В исходном состоянии триггеры 25 29 сброшены в ноль. Пусть необходимо сложить два слагаемых X и Y, представленных в десятичном коде 8,4, 2,1. В первом такте на входы 1 подается тетрада слагаемого X и сигнал на вход 32. Слагаемое X проходит через элементы И 2,3,4 и 7, ИЛИ 14 и 5, поступает на входы полусумматоров 21 - 24 и проходит через них, не меняясь, на входы соответствуюЕрг триггеров. По затухании переходных процессов на вход 30 подается задний фронт и число X записывается в триггеры 25 - 28.

Во втором такте на вход 1 подается второе слагаемое Y и сигнал на вход 32. Второе слагаемое поступает на входь} полусумматоров, где складывается с разрядными переносами. Сформированные полусуммы поступают на входы V триггеров 25 - 28. Перенос Р{., поступает на вход D триггера 29. По затухании переходных процессов по сигналу на входе 30 в триггеры 25 - 28 записывается неоткорректированная сумма, в триггер

29 - перенос Р;.) В элементах И 12- 13, ИЛИ 20 формируется признак коррекции п: ц.

В третьем такте производится коррекция суммы, для чего на выход 34 подается сигнал Логическая 1. Если , на входы полусумматоров 21 - 24 поступает код 0110, который

складывается с неоткорректированной суммой, если число, хранящееся в триггерах 25 - 28, не меняется. При необходимости в следующем такте на вход 1 можно подать третье слагаемое и вновь произвести коррекцию.

Суммирование двоичных чисел производится аналогично. В первом такте на вход 1 подается первое слагаемое, во втором - второе, но в третьем такте сигнал разрешения коррекции не подается (остается равным нулю), а подается третье слагаемое или операция сложения заканчивается.

Формула изобретения

Устройство для суммирования, соержащее в каждой тетраде восемь элементов И, первьй элемент ИЛИ, ять триггеров, причем первый, вход ервого элемента И соединен с первыи входами второго и третьего элеентов И, выхода1 которых соединены соответственно с первьм и вторым вхоами первого элемента ИЛИ, второй вход второго элемента И и второй вход третьего элемента И соединены

соответственно с первыми входами четвертого и пятого элементов И, о т - личающееся тем, что, с целью упрощения устройства, в каждой его тетраде содержится четыре полусумматора,.девятый, десятый, одиннадцатый и двенадцатый элементы И, есть элементов ИЛИ с второго по седьмой, причем входы слагаемых соот-. ветствующих разрядов данной тетради

соединены с первыми входами соответственно шестого, седьмого, восьмого и девятого элементов И, вторые входы которых соединены с входом разрешения сложения устройства, выходы

переноса полусумматоров соединены соответственно с первыми входами второго, третьего, четвертого и пятого элементов ИЛИ, вторые входаг которых соединены соответственно с

выходами первого, пятого, четвертого и десятого элементов И, первые входы которых соединены соответственно с выходами первого, второго, третьего и четвертого триггеров и соединены

соответственно с выходами разрядов результата устройства, выходы суммы первого, второго, третьего и четвертого полусумматоров соединены соответственно с вторыми входами первого,

пятого, четвертого и десятого элементов И и соединены соответственно со счетными входами первого, второго, третьего, четвертого триггеров, входы сброса которых соединены с синхровходом устройства и синхровхо- дом пятого триггера, информационный вход которого соединен с выходом второго элемента ИЛИ и выходом переноса в следующую тетраду устройства, выходы пятого, четвертого и третьего элементов ИЛИ соединены соответственно с первыми входами третьего, второго и первого полусумматоров, первый вход четвертого полусумматора соединен с входом переноса из предыдущей тетрады устройства, вторые входы первого и четвертого полусумматоров соединены с выходами соотРедактор И.Шулла Заказ 618/55

Составитель М.Есенина Техред Л.Сердюкова

Корректор

Тираж 673Подписное

ВНИИПИ Государственносо комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое преда1риятие, г.Ужгород, ул.Проектная, 4

ветственно шестого и девятого элементов И, прямой выход пятого триггера соединен с третьим входом первого элемента ИЛИ, выход которого соединен с первыми входами одиннадцатого и двенадцатого элементов И, выходы которых соединены соответственно с первыми входами шестого и седьмого элементов ИЛИ, выходы которых соединены соответственно с вторыми входами второго и третьего полусумматоров , выходы седьмого и восьмого элементов И соединены соот- вётст енно с вторыми входами шестого и седьмого элементов ИЛИ, вторые входы одиннадцатого и двенадцатого элементов И соединены с входом разрешения коррекции устройст - Еа.

Корректор М.Пожо

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин, работающих в двоичной и десятичной арифметике. Цель изобретения - упрощение устройства. Устройство для суммирования содержит двенадцать элементов И 2 - 13, семь элементов ИЛИ 14 - 20, четыре полусумматора 21 - 24 и пять триггеров 25 - 29. 1 ил. Л J/ N3 СП СА 00 СП