Программное устройство Советский патент 1987 года по МПК G04C23/00 H03K17/296 

113

Изобретение относится к автоматике, может быть использовано при построении цифровых программных устройств и является усовершенствованием устройства по авт.св. № 991361 .

Цель изобретения - повьпиение дос- товерности формирования команд.

На фиг.I приведена структурная схема устройства; на фиг.2 - функциональная схема блока фиксации команд

Устройство содержит накоцители 1, . 1 fj схемы 2 . , ,2 Фиксации команды, элемент 3 совпадения, управляющий .тактовый вход 4, управляющий вход 5, выхдды 6, . . .6,, ч

Схемы 2...2f., фиксации команды содержат элемент И 7, элемент ИЛИ 8, триггер 9, инвертор 10.

В исходном состоянии на управляющем входе 5 присутствует прохождение через элемент 3 совпадения тактовых импульсов, поступающих на вход 4, на вход накопителя 1 и удерживающих триггеры этого накопителя и триггер 9 схемы 2 фиксации команды в исходном состоянии. На выходах 6...6м устройства присутствуют потенциалы ,

логического нуля, которые удерживают в исходном состоянии последующие накопители 1 и триггеры 9 соот- ветствующих схем формирования команд

Устройство работает следующим образом.

Работа устройства начинается при поступлении потенциала логичес- кой единицы на управляющий вход 5. Этот потенциал разрешает прохождение тактовых импульсов с входа 4 через элемент 3 совпадения на счетньш вход накопителя 1, и одновременно разреша ет работу накопителю i, по входу установки в ноль, а также разрешает работу триггера схемы 2,фиксации команды. Сигналы с разрядов накопителя 1, поступают на входы элемента И 7 схем 2,,.,2ц)., фиксации команды, выделяющих заданные комбинации выходных сигналов накопителей, определяющие моменты формирования сигнала на выходах 6,i...6|u.i .

По переднему фронту выходного сигнала элемента И 7, выход которого через элемент ИЛИ 8 соеднней с входом триггера 9, происходит установка триггера 9 в состояние единицы. Потенциал логической единиц ; с выхода триггера 9 поступает на выход 6|

устройства и на вход установки в ноль накопителя 1 , разрешая работу леднего, а также на вход триггера 9 через инвертор 10 схемы 2 фиксации команды, разрешая установку его в единичное состояние при поступлении сигнала с выхода соответствующего элемента И 7 через элемент ИЛИ 8 на вход S данного триггера. После срабатывания триггера 9 потенциал логической единицы с его выхода посту

устройства

I,

и cxeMV

на 5 фиксации команды, разрешая формирова- 5 ние следующей команды. Одновременно

потенциал логической единицы с выхода 6 поступает на второй вход элемента НИИ 8 схемы 2 фиксации команды и, следовательно, на вход S триггера 9, удерживая его в состоянии единицы на все время присутствия сигнала на 6 . Аналогичным образом происходит (Нормирование последующих команд на выходах 6.. .6,.,; причем появление каждой последующей команды приводит к появлению на входе S триггера 9 предьадущей схемы 2 фиксации команды потенциала логической единицы.

Сигналы команд на выходах 6, ... 6., сохраняются до поступления потенциала логического нуля на вход устройства, причем из-за наличия потенциалов логической единицы на входах S триггеров 9 схем 2, . , .2ц, фиксации команды последние в меньшей степени подвержены воздействию помех, чем известные устройства, что обуславливает большую достоверность работы устройства. При поступлении на вход 5 потенциала логического нуля устройство возвращается в исходное состояние.

После поступления на вход 5 потенциала логической единицы цикл работы устройства повторяется.

ормула изобретения

Программное устройство по авт. ев, №991361, отличающее- с я тем, что, с целью повьпаения достоверности формирования команд, в нем выход каждой схемы фиксации команды соединен с управляющим входом предыдущей схемы фиксации команды.

fe-Г

Фив.2

Изобретение может быть использовано при построении цифровых прог- раммньк устройств. Цель изобретения повышение достоверности формирования команд. Потенциал логический единицы, поступающий на вход 5 разрешает прохождение тактовых импульсов с входа 4 через элемент 3 совпадения на счетный вход накопителя 1 и одновременно разрешает работу накопителю 1, и триггеру схемы 2, фиксации команды. На выходах 6,...6к., формируются команды. Появление каждой последующей команды приводит к появлению соответствующей предыдущей схемы 2 фиксации команды потенциала логической единицы. Сигналы команд 6 j... 6 „., сохраняются до поступления потенциала логического нуля на вход 5 устройст- , ва. При поступлении на вход 5 устройства логической единицы цикл работы повторяется. 2 ил. (О

Редактор В.Петраш

Составитель В.Калинин Техред Л.Сердюкова

Заказ 1427/44 Тираж 371Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

Корректор И.Муска