Устройство для умножения Советский патент 1988 года по МПК G06F7/52 

/J

:о эо

00 00 ел

Изобретение относится к вычислительной технике и может быть использовано в.качестве функционального расширителя универс.зльных вычисли- ,тельных машин.

Цель изобретения - повьппение достоверности результата за счет некритичности к единичным сбоям входных данных и повышение быстродействия при отработке м.алых приращений операндов.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство для с уммирования содержит первый, второй и третий накапливающие сумматоры-вычитатели 1-3, первый, второй, и третий коммутаторы 4-6, блок 7 управления, блок 8 выделения максимальной и минимальной величин, первый и второй разностные узлы 9 и 10 управления, шину 11 множимого, шину 12 множителя, щину 13 произведения, шину 14 константы 1, шину 15 константы 2, вход 16 Строб и выход 17 Готовность , причем шины 11 и 12 множимого и множителя соеданены соответственно с первым и вторым информационными входами блока 8 вьщелени максимальной и минимальной величин, первый и второй информационные выходы которого соединены соответственн с информационными входами первого и второго разностных узлов 9 и 10 управления, шины 14 и 15 констант 1 и 2 соединены соответственно с вх22 мента ИЛИ 22, выход которого через элемент 23 задержки соединен с третьим управляющим входом программируемой логической матрицы 20, пусковой вход генератора 18 тактовых имдами первых и вторых групп первого

и второго коммутаторов 5 и 6. Выходы

коммутаторов 5 и 6 соединены соответ-40 пульсов соединен с выходом элемента

ственно с информационными входами 24 задержки, вход которого соединен

равления. Первый выход импульсов синхронизации блока 7 соединен с синхровходом первого накапливающего сумматора-вычитат-еля 1, а второй выход импульсов синхронизации блока 7 управления соединен с синхровходами второго и третьего накапливаюш 1х сум- маторов-вычитателей 2 и 3 и первого и второго разностных блоков 9 и 10 управления, первый, второй и третий управляющие выходы блока 7 управления соединены соответственно с управляющими входами первого, второго и третьего коммутаторов 4-6, первого второго и третьего накапливающих сум- маторов-вычитателей 1-3, вход 16 Строб устройства соединен с пусковым входом блока 7 управления, выход окончания операции которого соединен с выходом 17 Готовность устройства.

Блок 7 управления устройства содержит генератор .18 тактовых импульсов, выход которого соединен через

элемент 19 задержки с первым управляющим входом программируемой логической матрицы 20, а выход генератора 1 тактовых импульсов соединен с тактовым входом регистра 21, выход

которого соединен с вторым управляющим входом программируемой логической матрицы 20. Первый и второй.выходы импульсов синхронизации указанной матрицы соединены с входами элемента ИЛИ 22, выход которого через элемент 23 задержки соединен с третьим управляющим входом программируемой логической матрицы 20, пусковой вход генератора 18 тактовых им

Изобретение относится к области вычислительной техники и может быть использовано в качестве функционального расширителя универсальных вычислительных машин. Цель изобретения повышение достоверности результата за счет некритичности к единичным сбоям входных данных и повьшение быстродействия при отработке малых приращений операндов. Предлагаемое устройство содержит три накапливающих сумматора-вычитателя 1, 2, 3, три коммутатора 4, 5, 6, блок 7 управления , блок 8 выделения максимальной и минимальной величины, два разностных узла 9, 10 управления, шины 11, 12 множимого и множителя, шину 13 произведения и шины 14, 15 констант с соответствующими связями. Устройство осуществляет вычисление по рекуррентным соотношениям, описывающим функцию умножения, последующих значений функции для заданных аргументов, если известны предыдущие значения функции . 3 3. п. ф-лы, 1 ил. 15. .1 с « (/

второго и третьего накапливающих сум- маторов-вычитателей 2 и 3, выходы которых соединены соответственно с входами первой и второй групп первого 45 коммутатора 4, входы третьей и четвертой групп которого соединены соответственно с информационными выходами первого и второго разностных; узлов 9 и 10 управления, выход первого д коммутатора 4 соединен с информационным входом первого накапливающего сумматора-вычитателя 1, выход которого соединен с шиной 13 произведес выходом элемента И 25, первый вход которого соединен с пусковым входом 26 блока 7 управления. Второй вход элемента И 25 соединен с входом останова генератора 18 тактовых импул сов, информационные входы регистра 21 соединены соответственно с входами 27-32 кода режима работы блока 7 управления, первый и второй выходы 33 и 34 импульсов синхронизации, которого соединены соответственно с первым и вторым выходами программируемой логической матрицы 20, трения устройства, первые, вторые и тре- тий выход которой соединен с вторым

тьи управляющие вькоды первого и второго разностных узлов 9 и 10 управления соединены соответственно с вхо дами кода режима работы блока 7 упвходом элемента И 25 и с выходом 35 окончания операции блока 7 управления, первьш, второй и третий управляющие выходы 36-38 которого соедис выходом элемента И 25, первый вход которого соединен с пусковым входом 26 блока 7 управления. Второй вход элемента И 25 соединен с входом останова генератора 18 тактовых импульсов, информационные входы регистра 21 соединены соответственно с входами 27-32 кода режима работы блока 7 управления, первый и второй выходы 33 и 34 импульсов синхронизации, которого соединены соответственно с первым и вторым выходами программируемой логической матрицы 20, тревходом элемента И 25 и с выходом 35 окончания операции блока 7 управления, первьш, второй и третий управляющие выходы 36-38 которого соеди

йены соответственно с четвертым, пятым и шестым выходами программируемой логической матрицы 20.

Блок 8 выделения максимальной и минимальной величины содержит первый и второй коммутаторы 39 и 40 и схему 41 сравнения, входы первой группы которой соединены соответственно с первым информационным входом 42 блока 8, с входами первой группы первого коммутатора 39 и с входами второй группы второго коммутатора 40, входы второй группы схемы 41 сравнения соединены соответственно с вторы информационным входом 43 блока 8,. с входами первой группы второго коммутатора 40 и с входами второй группы первого коммутатора 39, выход схемы 41 сравйения соединен с управляющими входами первого и второго коммутаторов 39 и 40, выходы которых соединены соответственно с информационными выходами 44 и 45 блока 8 выделения максимальной и минимальной величины.

Разностный узел 9(10) управления содержит схему 46 сравнения, ревер- сивный счетчик 47 и первый и второй элементы И 48 и 49, причем информационный вход 50 разностного узла 9(10) управления соединен с первым входом схемы 46 сравнения, второй вход которой соединен с выходом реверсивного счетчика 47 и с выходом 51 разностного узла 9(lО) управления первый, второй и третий управляющие выходы 52-54 которого соединены соответственно с выходами Больше, Менше и Равно схемы 46 сравнения, выходы Больше и Меньше схемы 46 сравнения соединены соответственно с первыми входами первого и второго элементов И 48 и 49, выходы которых соединены соответственно с входами сложения и вычитания реверсивного счетчика 47, вторые входы элементов И 48 и 49 соединены с синхровходом 55 разностного узла 9(10) управления

Работа устройства заключается в вычислении по рекуррентным соотноще- ниям, описьшающим функцию умножения, последующих значений функции для заданных аргументов, если известны предыдущие значения функции. Рекуррентные соотнощения подразделяются на восемь групп, каждая из которых учи- тьшает специфику потока данных, яв- ЛЯК8ЦИХСЯ значениями аргументов функции умножения.

Так как функция умножения симметрична, то при вычислении ее значений целесообразно организовать выполнение условия: X У. Чтобы учесть процесс отслеживания разности между исходными и заданными значениями аргумента, введем для обозначения текущего значения аргумента новую переменную.

Полагаем: , У; , X; , X.

Порядок (во времени) вычисления функций в группе задан порядком их описания. Ксли оба аргумента X и У увеличиваются одновременно, т.е. текущие значения операндов равны, то используются для вычисления значений функции рекуррентные соотнощения (1) и (2):

F(i-H, j + l)F{i,j)+H(i), , (1) H(i+l)H(i)+2r(2)

Если оба аргумента уменьшаются одновременно:

H(i)H(i+l)-2;(3)

F(i,j)F(i+l, j+l)-H(i), (4)

Если увеличивается аргумент X, а У остается постоянным

5

0

F(y, J+l)F(y,j)+y; H(j+l)H(j)+l; G(K+1)G(K}+1. Если уменьшается X, а F(y,j)F(y,j+l)-y; H(j)H(j+l)-l;

G(K)G(K+I)-I.

(5) (6) (7)

- постоянный

(8)

(9)

(10)

35

40

45

Если оба аргумента изменяются, при этом X увеличивается, а У уменьшается:

F(i+l,j-l)F(i,j)-G(K); (11) G(K+l)G(K)+2. - (12)

Если оба аргумента изменяются, при этом X уменьшается,, а У увеличивается:

50

G(K)G(K+l)-2;

(13)

F(i-l,J+l)F(i,j)+G(K) . (14) Если У уменьшается, а X - постоянный: F(i,X)F(i+l,X)-X;(15)

H(i)H(i+l)-l;(16)

G(K)G(K+1)+I.(17)

Если У увеличивается, а X - постоянный:

F(i+l,X)F(i,X)+X; H(i+l)H(i)+l;

G(K+I)G(K)-I.

Начальные значения функций: F((),0)0 Н(0)1; G(0)I.

Условие завершения рекурсивного пцесса вычисления произведения:

,.(21)

Дпя реализации функций F, Н и G в устройстве для умножения используют- ся накапливающие сумматоры-вычитате- ли 1-3 соответственно, а для анализа условия завершения рекурсивного процесса вычисления произведения и выбора соответствующей группы рекуррен тных соотношений, по которым должны вычисляться значения функции умножения используется блок 7 управления. Отслеживание разности между исходным и- заданным значения «1И аргумента пу- тем наращивания значения исходного аргумента осуществляется с помощью разностных узлов 9 и 10 управления.

Устройство для умножения работает следующим образом.

Исходное состояние задается сигналом системного сброса, по которому информационные выхо,цы 51 разностных узлов 9 и 10 управления установятся в нулевое состояние, синхронизирую- щие сигналы с первого и второго выходов 33 и 34 блока 7 управления отсутствуют (SIN , SYN ),а сигнал Готовность на его на третьем выходе установится в единичное сое- тояние. Выход первого накапливающего сумматора-вычитателя 1 перейдет в нулевое состояние (SM ), а во второй и третий накапливающие сумма- торы-вычитатели 2 и 3 запишется код числа 1 ().

После поступления операндов X и У соответственно на шины множимого 11 и множителя 12 они через блок 8 деления минимальной и максимальной величины поступят на информационшле входы 50 разностных узлов 9 и 10 управления. При этом на первом выходе 44 блока 8 вьщеления минимальной и максимальной величины будет множи1чое X, если его значение больше или рав- но значению множителя У (). В противном случае значение множимого X будет присутствовать на втором вы

5

0

s 0 5

0

ходе 45, а значение множителя У - на первом выходе 44 блока 8 выделения минимальной и максимальной величины. Таким образом, разностный узел 9 управления будет всегда отрабатывать большее или равное из двух значений X, У, а узел 10 - соответственно меньшое из них. Этим, во- первых, повьшается быстродействие устройства за счет сокращения числа шагов вычисления произведения, если в процессе работы устройства относительные минимальные и максимальные значения операндов X и У изменятся и, во-вторых, упростится алгоритм формирования переключательных функций работы накапливающих сумматоров- вычитателей 1-3, а, следовательно, сократятся аппаратурные затраты на реализацию блока 7 управления. Поступление новых значений операндов X и У сопровождается единичным сигналом Строб,

После прихода новых значений операндов X и У на информационные входы 50 разностных узлов 9 и 10 управления, их сигнальные выходы 52-54 инициализируют входы 27-32 задания режима работы блока 7 управления, которые будут восприниматься блоком 7 управления после поступления единичного сигнала Строб на его перйый вход 26 с входа 16 устройства, при этом на линиях шины 36-38 управления вырабатываются управляющие сигналы, которые подготовят накапливающие сумматоры- вычитателя 1-3 и коммутаторы 4-6 на вычисление произведения в соответствии с рассмотренными выше рекуррентными соотношениями (l)-(20), а выход 35 блока 7 управления переходит в нулевое состояние.

С задержкой, определяемой временем установки сумматоров-вычитателей 1-3, на первом и втором выводах 33 и 34 блока 7 управления сформируется двухтактная последовательность синхронизирующих сигналов SYN 1 и SYN 2. При этом сигналами с первого выхода 33 блока 7 управления синхронизируется работа первого накапливающего сумматора-вычитателя 1, а с второго вьпсода 34- второго и третьего накапливающего сумматоров-вычитателей 2 и 3 и разностных узлов 9 и 10 управления. Информационные выходы 51 разностных узлов 9 и 10 управления установятся в устойчивое состояние, если значение кода

числа на информационном входе 50 будет равно коду числа на его информационном выходе 51, При этом третий сигнальный выход 54 соответствующего разностного узла 9 или 10, определяющий указанное равенство, установится в единичное состояние и, следовательно, изменится состояние входов 27-32 задания режима работы блока 7 управления,:который в соответствии с ними перестроит накапливающие сум- маторы-вычитатели -3 и коммутаторы 4-6 на выполнение другой функции. На шине 13 будет сформировано произведение , когда третьи сигнальные выходы разностных узлов 9 и 10 управления перейдут в единичное состояние При этом на третьем выходе 35 блока 7 управления выработается единичный сигнал, который установит на выходе 17 готовности данных сигнал, равный 1. Сигнальные выходы 52-54 определяют не только перестраиваемые функции накапливающих сумматоров-вычитателей 1-3, но и последовательность формирования синхронизирующих сигналов SYN 1 и SYH 2 блока 7 управления, а значит и последовательность выполнения операций накапливающими суммато- рами-вычитателями 1-3 в соответствии с рекуррентными соотнощениями (1)- (20).

Включение в устройство для жения разностных узлов 9 и 10 управления позволяет, во-первых, повысить достоверность функционирования уст- .ройства в случае прохождения единичной помехи на щины 11 и 12 множимого и множителя, которые вызовут кратковременный сбой операндов X и/или У, а также организовать следящий режим работы устройства, что приводит к повышению быстродействия устройства при отработке малых приращений операндов.

Предположим, что в процессе вычисления произведения произошел сбой значений операндов X и У, который приведет к изменению состояния сигнальных выходов 52-54 разностных.узлов 9 и 10 управления. При этом произойдет перестройка режима работы накапливающих сумматоров-вычитателей 1-3, которые отработают в следующем такте этот сбой. Однако сигнал на выходе 17 Готовность данных в общем случае будет равен 0. При восстановлении значений операндов произойдет повторная настройка накапливаю

5

0

5

0

5

0

5

0

5

щих сумматоров-вычитателей 1-3 и вычислительный процесс будет продолжен, а погрешность из-за сбоя данных будет отработана в последующих тактах.

Повьш1ение быстродействия устройства при отработке малых приращений заключается в организации рекурсивного процесса вычисления, когда предыдущие значения выходных и промежуточных результатов вычисления, хранимые в накапливающих сумматорах-вычи- тателях 1-3, используются в следующих циклах вычислений. Так, например , при единичном изменении одного или обеих операндов для вычисления произведения требуется один такт. I Формула изобретения

91

соединены соответственно с информационными выходами: первого и второго разностных узлов управления, информационные входы которых соединены соответственно с первым и вторым информационными выходами блока выделения максимальной и минимальной величин, первый и второй информационные входы которого соединены соответст- йенно с шинами множимого и множителя устройства, первые, вторые и третьи управляющие выходы первого и второго разностных узлов управления соединены соответственно с входами кода режима работы блока управления, второй выход импульсов синхронизации которого соединен с синхровходами первого и второго разностных узлов управления и третьего накапливающего сумматора-вычитателя,, первый, второй и третий управляющие выходы блока управления соединены соответственно с управляющими входами первого, второго и третьего коммутаторов и первого, второго и третьего накапливающих сумматоров-вычйтателей, вход Строб устройства соединен с пусковым входом блока управления, выход окончания операции которого соединен с выходом Готовность устройства,

2 Устройство по п. Ij о-т л и- чающееся тем, что блок управления содержит генератор тактовых импульсов, выход которого соединен с тактовым входом регистра и, через первый элемент задержки с первым управляющим входом программируемой логической матрицы, второй вход которой соединен с выходом регистра, информационные входы которого соединены соответственно с входами кода режима работы блока зшравления, третий управляющий вход программируемой логической матрицы соединен через второй элемент задержки с выходом элемента ИЛИ, входы которого соединены соответственно с первым и BTopiiw выходами программируемой логической матрицы и с первым и вторым выходами импульсов синхронизации блока управления, выход окончания операции которого соединен с третьим выходом программируемой логической матрищзг, входом останова генератора тактовых импульсов и с первым входом элемента И, второй вход которого соединен с пусковым входом блока управления, а выход элемента И через третий эле

0

5

20

25

8852

10

мент задержки соединен с пусковым входом генератора тактовых импульсов, четвертый, пятый и шестой выходы программируемой логической матрицы соединены соответственно с первым, вторым и третьим управляющими выходами блока управления.

4 о Устройство по п. 1, отличающееся тем, что разностный узел управления содержит схему сравнения, реверсивный счетчик и первый и второй элементы И, причем информационный вход разностного узла управления соединен с первым входом схемы сравнения, второй вход которой соединен с выходом реверсивного счетчика и с выходом разностного узла управления, выход Вольще схемы сравнения соединен с первым входом первого элемента И и с первым управляющим выходом разностного узла управления, выход Меньше схемы сравнения соединен с первым входом второго элемента И и с вторым управляющим выходом разностного узла управления, выход Равно схемы сравнения соединён с третьим управляюпщм выходом разностного узла управления, синхро- вход которого соединен с вторыми вхо- eg дами первого и второго элементов И, выходы которых соединены соответственно с входами сложения и вычитания реверсивного счетчика.

30

35

40

50