Устройство для контроля логических блоков Советский патент 1987 года по МПК G06F11/25 

Изобретение относится к автоматике , связи и вычислительной технике и может быть использовано для контроля лргических блоков (субблоков) дискретных устройств и аппаратов.

Цель изобретения - повышение достоверности контроля.

На чертеже приведена структурная схема предложенного устройства.

Схема содержит контролируемьш блок 1, -проверяемый блок (субблок) 2, кросс-плату 3, коммутатор 4, первый блок 5 сигнатурного анализа, второй блок 6 сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры, схему 8 сравнения, память 9. Кроме , на схеме показаны дешифратор 10,блок 11 индикации и распределитель 12 импульсов. Дешифратор 10 выполнен на двух . элементах И-НЕ 13 и повторителе 14.

Устройство для контроля логически блоков работает следующим образом.

На контролируемом блоке с помощью органов управления 1 устанавливают режим Самоконтроль. Если таковых нет, то необходимые тестовые воздействия подаются от внешних средств, например от установки тестового контроля УТК-2. Коммутатором 4 входные сигналы раздельно подключаются к информационным входам блока 5 а выходные сигналы блока (субблока) 2 раздельно подключаются к информационным входам блока 6. Оператор с помощью органов управления распределителя 12 устанавливает продолжительность контроля блока (субблока) 2, Затем на распределитель 12 поступают Сигналы Нач.уст. и тактойая частота. Тактовая частота поступает также на формирователь 7 сигнатуры блоков 5 и 6, в которых обрабатываются поступающие входные и выходные сигналы проверяемого блока (субблока 2). Выходные сигналы,формирователя 7 блока 5 поступают на первую группу входов схемы 8 сравнения. На вторую группу входов схемы 8 сравнения поступают сигналы от памяти 9, которые представляют собой эталонные значения остатков ( их получают путем предварительно проводимого моде- лирования работы блока (субблока) 2) По истечении времени проверки блока (субблока) 2 от распределителя 12 на память 9 поступает сигнал Чтение, а на схемы 8 сравнения - сигнал

5

0

5

0

5

0

5

0

5

Опрос. Выходные сигналы с выходов схем 18 сравнения поступают на входы дешифратора 10, который при наличии правильных входной и выходной сигнатур формирует сигнал Норма, а при правильной входной и неправильной выходной сигнатурах - сигнал Дефект, т.е. указывает на неисправность конкретного блока (субблока/ 2. Этим повьш1ается глубина поиска дефекта и .вследствие: однозначности результата проверки - производительность . При неправильной входной сигнатуре формируется сигнал Дефект по входу, например, из-за неисправности жгута. Кроме того, исключается факт установления неисправности исправного блока (субблока) 2, на входы которого поступает неправильная последовательность входных сигналов .

Формула изобретения

1.Устройство для контроля логических блоков, -содержащее первый блок сигнатурного анализа, коммутатор и распределитель импульсов, причем вход начальной установки .и синхро- вход устройства соединены с одноименными входами первого блока сигнатурного анализа и распределителя импульсов , первый и второй выходы которого соединены с входами чтения и опроса -. первого блока сигнатурного анализа, отличающееся тем, что, с целью повышения достоверности койт- роля, в него введены второй блок сигнатурного анализа и дешифратор, причем информационные входы первого и второго блокбв сигнатурного анализа через коммутатор соединены соответственно с входами устройства для подключения выходных и входных контактов контролируемого блока, выходы первого и второго блоков сигнатурного анализа соединены с входами дешифратора, выхода которого являются соответственно выходами Норма , Дефект, Дефект по входу устройства, вход начальной установки и синхро- вход второго блока сигнатурного анализа соединены с одноименными входами устройства, входы чтения и опроса второго блока сигнатурного анализа соединены соответственно с первым и вторым выходами распределителя импульсов .

313174404

2. Устройство по п.1, о т л и -формирователя сигнатуры и памяти чающееся тем, что блок сигна-соединены соответственно с первой турного анализа содержит формирова-и второй группами входов схемы срав- тель сигнатуры, память и схему срав-нения, разрешающий вход и вькод кото- нения, причем информационные входы, 5РОЙ являются соответственно входом синх{)овход и вход-начальной установ-опроса и выходом блока, вход чтения ки формирователя сигнатуры являютсяпамяти является одноименным входом одноименными входами блока, выходыблока.

Изобретение может быть использовано для определения неисправных логических блоков устройств вычислительной техники, автоматики и связи. Цель изобретения состоит в повьше- нии достоверности контроля, глубины поиска дефекта, а также в повьшении 44производительности труда. Устройство содержит контролируемый блок 1, проверяемый блок (субблок) 2, кросс плату 3, коммутатор 4, первый блок 5сигнатурного анализа, второй блок 6сигнатурного анализа, каждый из которых содержит формирователь 7 сигнатуры, схему сравнения 8, память 9. В данном устройстве происходит одновременный анализ входной и выход-, ной последовательностей,поступающих на проверяемый блок (субблок)- 2, чем достигается повышение достоверности контроля, сокращается число проверок при поиске неисправного блока, исключается необходимость в специальном задатчике тестов. 1 з.п. ф-лы. 1 ил. г (Л Ч« I г 1 1Д| I Ди м1 . I I. .1 I , СО м 4