Устройство для обработки параметров непериодических импульсных сигналов Советский патент 1987 года по МПК G01R29/02 

мени импульсов. Каждый импульс в серии определяет время выборки мгновенного значения исследуемого сигнала и его запоминания на соответствующем элементе блока 7. В результате первая выборка запоминается на первом элементе, вторая - на втором, ги-выборка - на п-элементе, п+1-выборка на первом элементе и т.д. После окончания действия первого импульса из первой серии импульсов первая выборка мгновенного гии микросборок, фотошаблонов, печатных 10 значения входного сигнала сохраняется на плат.первом элементе блока 7. Эта выборка

Цель изобретения - повышение быстро- поступает на вход первого элемента блока 8 действия и точности воспроизведения па- аналого-цифровых преобразователей, где

преобразууется в цифровой код. Сигнал окончания преобразования на выходе первого 15 элемента блока 8 осуществляет стирание информации на соответствующем элементе блока 7. Соответствующий элемент блока 7 подготовлен к приему очередной выборки мгновенного значения исследуемого сигнала, цифровых преобразователей, блок 9 счетчи- 20 Информация в цифровом виде с выхода ков адресов записи, блок 10 элементов ИЛИ, блока 8 поступает на вход блока И памяти

данных и записывается в определенную ячейку памяти. Таким образом, после отработки первого импульса в каждой из п-се- рий импульсов в блок 11 последовательно

регистр 17, блок 18 сравнения с нулевым 25 со сдвигом на время выборки заносится значением, блок 19 элементов И, блок 20 информация по первым п-выборкам мгновенного значения исследуемого сигнала. Каждая из п-выборок хранится в соответствующем элементе памяти блока 11.

. Второй импульс первой серии обеспе6 вырабатывает команду «Сброс для уста- чивает запоминание (п + 1)-выборки в пер- новки в исходное состояние составных час- вом элементе памяти блока 7 для последую- тей 4, 5, 7, 8, 9, 13, 14, 20 устройства, затемшего преобразования. Одновременно с этим ,

выдает в блок 5 информацию о частоте блок 5 на выходе формирует импульс установки триггера 13. Последний разрещает работу блока 12 элементов И. При этом че- 35 рез элемент И 3 импульсы с генератора 1 разрешают работу блока 18. Вторые и последующие импульсы п-серий обеспечивают считывание информации из соответствующих ячеек памяти боков 15 и 11 и сравнеписи и блок 14 счетчиков адресов считы- 40 блоке 16. Результат сравнения вания из блока 6 вводится информация о поступает в регистр 17, откуда передается

на вход блока 18. При наличии ошибки блок 18 вырабатывает сигнал разрешения для блока 19, на п-выходе которого (п зависит от номера серии) формируется сигнал управИзобретение относится к вычислительной и электроизмерительной технике, оно может быть применено для контроля амплитуды, длительности, формы непериодических импульсов произвольной формы и цифровой быстрой обработки их параметров в реальном масштабе времени, в частности для контроля видеоимпульсов в области операционного контроля электрических параметров интегральных схем, контроля тополораметров импульсов.

На чертеже представлена схема устройства.

Устройство содержит генератор 1 тактовых импульсов, элементы И 2 и 3, триггер 4 пуска, блок 5 ком мутации, блок 6 ввода, блок 7 аналоговой памяти, блок 8 аналогоблок 11 памяти данных, блок 12 элементов И, триггер 13 запуска считывания, блок 14 счетчиков адресов считывания, блок 15 памяти эталонов, блок 16 сравнения.

счетчиков адресов ошибок, коммутатор 21, блок 22 памяти ошибок.

Устройство работает следующим образом.

Перед началом работы устройства блок

следования серий импульсов и о количестве подключаемых каналов из общего числа и для обработки выборок мгновенных значений исследуемого сигнала в соответствии с требуемой точностью и достоверностью определения параметров импульса, его длительностью. В блок 9 счетчиков адресов завремени исследования видеоимпульса. Эта информация представлена в виде кодов дополнения, вводимых в счетчик блоков 9 и 14 через их информационные входы. Перед

началом работы в блок 15 памяти эталонов 45 ления блоком 20 счетчиков адресов ошибок и

устанавливаются элементы памяти (на основе постоянных или перепрограммируемых запоминающих устройств) с эталонными значениями параметров выборок исследуемого сигнала.

Для приведения устройства в режим измерения и обработки параметров непериодических импульсных сигналов из бло ка 6 подается команда «Пуск, которая с выхода блока 6 поступает на вход триггера 4. На выходе триггера 4 устанавливается сигнал разрешения прохождения серии тактовых импульсов с генератора 1 через элемент И 2. В результате чего блок 5 начинает вырабатывать п серий неперекрыв-ающихся во вре50

55

коммутатора 21. В результате информация о коде ошибки и об адресе ячейки, где находится выборка, отличная от эталонной, записывается в соответствующий элемент блока 22 памяти ошибок.

Исходя из быстродействия аналого-цифрового преобразователя (АЦП) и быстродействия аналогового элемента памяти можно выбрать число каналов выборок, которые обеспечат запись информации об исследуемом сигнале в п х к ячеек памяти и их обработку.

После того, как очередной импульс последней серии в блоке 14 установит в нос45 ления блоком 20 счетчиков адресов ошибок и

50

55

коммутатора 21. В результате информация о коде ошибки и об адресе ячейки, где находится выборка, отличная от эталонной, записывается в соответствующий элемент блока 22 памяти ошибок.

Исходя из быстродействия аналого-цифрового преобразователя (АЦП) и быстродействия аналогового элемента памяти можно выбрать число каналов выборок, которые обеспечат запись информации об исследуемом сигнале в п х к ячеек памяти и их обработку.

После того, как очередной импульс последней серии в блоке 14 установит в носледнем счетчике сигнал переполнения, произойдет сброс триггера 4 и триггера 13. Устройство прекратит работу.

Формула изобретения

Устройство для обработки параметров непериодических импульсных сигналов, со- держаш,ее генератор тактовых импульсов, блок сравнения, блок памяти данных, блок

ветственно со счетными входами блока счетчиков адресов ошибок и управляющими входами коммутатора, первый информационный вход которого, адресный вход блока памяти эталонов и первые входы блока элементов ИЛИ соединены с информационными выходами блока счетчиков адресов считывания, второй информационный вход коммутатора и информационный вход блока сравнения с нулевым значением соединены с выходом репамяти ошибок, блок памяти эталонов, от- Ю гистра, информационный вход которого соеличаюш,ееся тем, что, с целью повышения быстродействия и точности воспроизведения параметров импульсов, в него введены два элемента И, триггер запуска считывания, триггер пуска, блок коммутации, блок ввода, блок аналоговой памяти, блок аналого- цифровых преобразвателей, блок счетчиков адресов записи, блок элементов ИЛИ, два блока элементов И, регистр, блок сравнения с нулевым значением, блок счетчиков аддинен с выходом блока сравнения с нулевым значением, первый вход которого подключен к выходу блока памяти эталонов, второй вход подключен к выходу блока па- jr мяти данных, адресные входы которого соединены соответственно с выходами блока элементов ИЛИ, информационные входы блока памяти данных соединены соответственно с информационными выходами блока аналого-цифровых преобразователей, упресов ошибок, блок счетчиков адресов считы- 20 равляющие выходы которого подключены соответственно к счетным входам блока счетчиков адресов записи, к входам записи блока памяти данных и к входам сброса блока аналоговой памяти, выходы которого соединены соответственно с информационными вхования, коммутатор, причем выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера пуска, выход первого элемента И соединен с первым входом второго элемента И и с тактовым входом блока коммутации, информацион ный вход которого соединен с первым информационным выходом блока ввода, выход запуска считывания блока коммутации соединен с входом установки триггера запуска считывания, информационые выходы блока коммутации соединены соответственно с первыми входами первого блока элементов И и с входами записи блока аналоговой памяти, информационный вход которого является информационным входом устройства, выход триггера запуска считывания соединен с вторыми входами первого блока элементов И и с вторым входом второго элемента И, выход которого соединен с синхронизирующим входом блока сравнения с нулевым значением, выходы первого блока элементов И соединены соответственно со счетными входами блока счетчиков адресов считывания, с входами считывания блока памяти данных и блока памяти эталонов, с первыми входами второго блока элементов И, вторые входы которого соединены с выходом блока сравнения с нулевым значением, выходы второго блока элементов И соединены соответственно со счетными входами блока счетчиков адресов ошибок и управляющими входами коммутатора, первый информационный вход которого, адресный вход блока памяти эталонов и первые входы блока элементов ИЛИ соединены с информационными выходами блока счетчиков адресов считывания, второй информационный вход коммутатора и информационный вход блока сравнения с нулевым значением соединены с выходом регистра, информационный вход которого соединен с выходом блока сравнения с нулевым значением, первый вход которого подключен к выходу блока памяти эталонов, второй вход подключен к выходу блока па- r мяти данных, адресные входы которого соединены соответственно с выходами блока элементов ИЛИ, информационные входы блока памяти данных соединены соответственно с информационными выходами блока аналого-цифровых преобразователей, уп0 равляющие выходы которого подключены со0

ответственно к счетным входам блока счетчиков адресов записи, к входам записи блока памяти данных и к входам сброса блока аналоговой памяти, выходы которого соединены соответственно с информационными вхо5 дами блока аналого-цифровых преобразователей, установочные входы блока аналого-цифровых преобразователей, блока счетчиков адресов записи, блока переключения, триггера пуска, триггера запуска считывания, блока аналоговой памяти, бока счетчиков адресов считывания и блока счетчика адресов ошибок соединены с установочным выходом блока ввода, выходы блока счетчиков адресов ошибок подключены соответственно к адресным входам блока памяти ошибок, информационные входы которого соединены соответственно с информационными выходами коммутатора, выход сигнала пуска блока ввода соединен с входом установки триггера пуска, вход сброса которого и вхрд сброса триггера запуска счи0 тывания соединены с выходом переполнения блока счетчиков адресов считывания, информационные входы блока счетчиков адресов записи и блока счетчиков адресов считывания соединены с вторым информационным выходом блока ввода, выходы блока счетчиков адресов записи соединены соответственно с вторыми входами блока элементов ИЛИ.

5

5

Изобретение относится к вычислительной и электроизмерительной технике, к устройству для обработки параметров неие- риодических импульсных сигналов. Целью изобретения является повышение быстродействия и точности воспроизведения параметров импульсов. Устройство содержит генератор 1 тактовых импульсов, элементы И 2,3, триггер 4 пуска, блок 5 коммутации, блок 6 ввода, блок 7 аналоговой памяти, блок 8 аналого-цифровых преобразователей, блок 9 счетчиков адресов записи, блок 10 элементов ИЛИ, блок 11 памяти данных, блок 12 элементов И, триггер 13 запуска считывания, блок 14 счетчиков адресов считывания, блок 15 памяти эталонов, блок 16 сравнения, регистр 17, блок 18 сравнения с нулевым значением, блок 19 элементов И, блок 20 счетчиков адресов ошибок, коммутатор 21, блок 22 памяти ошибок. 1 ил. Ф (Л 00 со О5 О ГчЭ 1