Устройство для локализации неисправностей Советский патент 1987 года по МПК G06F11/263 

тов, контролируемый блок 2, первый мультиплексор 3, второй генератор 4 тестов, эталонный блок 5, второй мультиплексор 6, регистр адреса 7, два элемента 8,9, элемент ИЛИ 10, два триггера 11, 12, элемент И 13, формирователь 14 сигнатур, коммута-т тор 15, пересчетньш узел 16 с переменным коэффициентом пересчета, адресный селектор 17 и микропроцессорную систему (МПС) 18. Адресный селектор 17 и МПС 18 в совокупности обра1

Изобретение относится к вычислительной технике и может быть использовано для контроля и. локализации неисправностей в цифровых схемах.

Цель изобретения - сокращение времени локализации неисправностей до уровня элементов в цифровых схемах как без обратных связей, так и с обратными связями без разрыва этих связей, ,

На чертеже приведена функциональная схема устройства.

Устройство содержит первый генератор 1 тестов, контролируемьй блок 2, первьш мультиплексор 3, второй генератор 4 тестов, эталонный блок 5, второй мультиплексор 6, регистр 7 адреса, первьш элемент ZH-l-fflH 8, второй элемент 2И-ИЛИ.9, элемент ИЛИ 10,, первый триггер 11, второй триггер 12, элемент И 13, формирователь 14 сигнатур, коммутатор 15, пересчетный узел 16 С переменным коэффициен- -ТОМ пересчета, адресный селектор 17j микропроцессорную систему 18 (адресный селектор 17 и микропроцессорная система 18 в совокупности образуют блок микропрограммного управления), шину 19 данных микропроцессорной системы, шину 20 адреса микропроцессорной системы, выходы АС,-АСа адресно- ного селектора.

Устройство работает следующим образом.

В память микропроцессорной системы (МПС) 18 заложена программа управления всей работой устройства для

зуют блок микропрограммного управления. При локализации неисправностей по программе МПС для каждой контролируемой точки подбирается минимальная глубина анализа, чтобы неисправность в данной точке проявлялась в последнем такте контролируемой последовательности. Эта процедура повторяется для всех контролируемых точек. По точкам, глубина анализа которых минимальна, определяется неисправный элемент. 1 ил.

локализации неисправнос-тей. После запуска программы оператор по опросу МПС ВВОДИТ в нее номера точек сьема сигнатур с контролируемого блока 2 и эталонного блока 5. Затем устройство переходит в автоматический режим работы. При выполнении лю-бого действия МПС 18 в соответствии с программой обработки воздействует на

нужный узел с помощью адресного селектора 17. MIC 18 выдает по шине 20 адреса на информационные .входы селектора 17 адрес узла, сопровоэкдая его сигналы обращения к внешнему устроиь ству (ОБР.БУ). Сигнал ОБР.ВУ, вырабатываемый в инверсном коде, синхронизирует работу устройства. Селектор 17 в любой момент времени может вырабатывать только сигнал АС на сво- 0 ем выходе.

При переходе в автоматический режим работы МПС 18 вырабатывает адрес на шину 20, что возбуждается выход селектора 17 АС. Этог сигнал

Ц

устанавливает триггер.ы 11 и 12 в нулевое состояние через элемент И 13.

На следующем шаге МПС 18 через селектор сигналом АС;) устанавливает в нулевое состояние формирователь 0 14 сигнатур. Затем в дзегисте 7 адреса устанавливается адрес первой контролируемой точки блоков 2 и 5. Адрес подключаемой точки через мультиплексор 3 или 6 подается из МПС 18 на шину 19 данных и сопровождается сигналом АС у. Узлу 16 с переменным коэффициентом пересчета с шины 19

задается коэффициент пересчета, ко- торьш заносится частями по сигналам АСд...ACgU от селектора. КоличествЪ частей зависит от разрядности двоичного числа, определяющего коэффициент пересчета, и разрядности шины 19. Теперь устройство полностью готово к приему информации и образованию сигнатуры с глубиной анализа, за- ю они не совпадают, уменьшают коэффи- даваемой узлом 16.

Селектор 17 по инициативе МПС 18 вырабатывает сигнал АСг, который устанавливает триггер 11 в единичное состояние и вызывает установку в исходное состояние блока 2 и генератора 1 тестов. По окончании сигнала ACf генератор 1 начинает вырабатывать тестовую последовательность для блока 2. Избранная точка подключается через мультиплексор 3 к первому элементу И первого элемента 2И-ИЛИ 8 и поступает на информационный вход формирователя 14. Каждый такт сопровождается тактовым импульсом, поступающим через первый элемент И второго элемента 2И-ИЛИ 9 на тактирующий вход формирователя 14 и счетный вход узла

16(сигнал TQ). МПС 18 непрерывно в программном режиме через селектор

17вырабатывает сигнал ACj., опрашивая состояние триггеров. Если один из триггеров находится в единичном состоянии, то .на выходе элемента ИЛИ

10также уровень логической единицы, который через разрешающий вход коммутатора 15 по сигналу АСу поступает

на шину 19, сигнализируя о том, что процесс снятия сигнатуры не закончен. Когда узел 16 вырабатывает сигнал окончания снятия сигнатуры, триггеры

11и 12 устанавливаются в нулевое состояние, запрещая прохождение информационных и тактовых сигналов на формирователь 14 и-узел 16 МПС 18 с помощью сигнала АС-j. определяет нулевое состояние триггеров и снимает сигнатуру с формирователя 14 через коммутатор 15 с помощью последовательно выработанных сигналов АСg и АС. Сигнатура фиксируется в памяти МПС

и аналогичным образом с аналогичной точки снимается сигнатура с эталонного блока 5. Содержимое регистра 7

циент пересчета узла 16 и процедура повторяется в соответствии с программой до тех пор, пока не будет подобрана такая, глубина анализа, что15 бы неисправность в данной контролируемой точке проявлялась в последнем такте контролирующей последовательности.

Затем аналогичным образом изме20 няя лишь содержимое регистра 7 адреса, подбирается глубина анализа для остальных точек. При этом глубина анализа для каждой новой контролируе мой точки берется не более минималь25 ной из всех ранее рассмотренных точек, если в новой точке при этой глубине анализа неисправность не про является, то для этой точки глубина анализа не подбирается и она отбра30 сывается как неперспективная.

После обработки всех точек на дис плее МПС индицируются номера наиболее перспективных точек, для которых глубина анализа минимальна.

Далее по принципиальной, схеме контролируемого устройства определяется микросхема, выход которой подключен к одной из наиболее перспективных точек, и процесс локализации продол40 жается с начального этапа и т.д. Обнаружив элемент блока 2, для которого при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сиг45 натуры хотя бы для одного выхода различны, локализацию заканчивают, а данный элемент признается неисправным.

35

50

Формула изобретения

Устройство для локализации неисправностей, содержащее первый генератор тестов, формирователь сигнатур, пересчетный узел с переменным коэфадреса остается неизменным, пересчет- gg фициентом пересчета, первый мульти- ный узел 16 имеет тот же коэффициент

плексор, первый триггер и элемент И причем группа выходов первого генератора тестов является группой выходов устройства для подключения к груп

пересчета, отличие лишь в том, что в исходное состояние устанавливаются генератор 4 и эталонный блок .5, а в

единичное сос Юяние триггер 12. Информационный сигнал Ug с мультиплексора 6 поступает на второй элемент И элемента 2И-ИЛИ 8 и тактовый сигнал Т поступает на второй элемент И элемента 2И-ИЛИ 9. Снятая сигнатура также фиксируется в памяти МПС 18. Сигнатуры сравниваются и, если

они не совпадают, уменьшают коэффи-

циент пересчета узла 16 и процедура повторяется в соответствии с программой до тех пор, пока не будет подобрана такая, глубина анализа, чтобы неисправность в данной контролируемой точке проявлялась в последнем такте контролирующей последовательности.

Затем аналогичным образом изменяя лишь содержимое регистра 7 адреса, подбирается глубина анализа для остальных точек. При этом глубина анализа для каждой новой контролируемой точки берется не более минимальной из всех ранее рассмотренных точек, если в новой точке при этой глубине анализа неисправность не проявляется, то для этой точки глубина анализа не подбирается и она отбрасывается как неперспективная.

После обработки всех точек на дис- плее МПС индицируются номера наиболее перспективных точек, для которых глубина анализа минимальна.

Далее по принципиальной, схеме контролируемого устройства определяется микросхема, выход которой подключен к одной из наиболее перспективных точек, и процесс локализации продолжается с начального этапа и т.д. Обнаружив элемент блока 2, для которого при установленной глубине анализа сигнатуры входов совпадают с соответствующими сигнатурами блока 5, а сигнатуры хотя бы для одного выхода различны, локализацию заканчивают, а данный элемент признается неисправным.

Формула изобретения

Устройство для локализации неисправностей, содержащее первый генератор тестов, формирователь сигнатур, пересчетный узел с переменным коэффициентом пересчета, первый мульти-

плексор, первый триггер и элемент И причем группа выходов первого генератора тестов является группой выходов устройства для подключения к груп7

п.е информационных входов контролируемого блока, группа информационных входов первого мультиплексора является группой информационных входов устройства для подключения к группе выходов контролируемого блока о т- дичающееся тем, что, с целью сокращения времени локализации неисправностей, vcтpoйcтвo содержит блок микропрограммного управления, Второй генератор тестов, эталонный блок, второй мультиплексор, второй триггер, регистр адреса, -коммутатор, два элемента 2И-Ш1И и элемент ИЛИ, причем группа выходов второго генератора тестов соединена с группой входов эталонного блока, группа выходов которого соединена с группой информационных входов второго мультиплексора, выходы первого и второго мультиплексоров соединены соответственно с первым и вторым входами первого элемента 2И-РШИ, вход синхронизации устройства для подключения выхода синхронизации контролируемого блока и выход синхронизации эталонного блока соединены соответственно с первым и вторым входами второго элемента 2И-ИЛИ, первая группа выходов блока микропрограммного управления соедине на с группой выходов коммутатора и группами информационных входов пересчетного узла с переменным коэффициентом пересчета и регистра адреса, разрядные выходы которого подключены к адресным входам первого и второго мультиплексоров, выход пересчетного узла с переменным коэффициентом пересчета соединен с первым входом элемента И, выход которого соединен с нулевыми входами первого и второго триггеров, выход первого триггера подключен к третьим входам первого и второго элементов 2И-Ш1И и к первому входу элемента ИЛИ, выРедактор Е.Папп Заказ 4223/39

Составитель С.Старчихин Техред М.Дидык

Корректор

Тираж 672Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий . 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

5

ход второго триггера подключен к четвертым входам первого и второго элементов 2И-ИЛИ и к второму входу элемента ИЛИ, выход которого подключен к (п+1)-му информационному входу коммутатора, выход первого элемента 2И-ИЛИ соединен с информационным входом формирователя сигнатзФ, выход второго элемента 2И-ИЛИ соединен со счетным входом пересчетного узла с переменным коэффициентом пересчета и с синхровходом формирователя сигнатур, группа выходов которого соединена с группой информационных входов коммутатора, первый вькод блока микропрограммного управления соединен с входом запуска первого генератора тестов, единичным входом первого

триггера и является входом устроист- ва для подключения входа запуска контролируемого блока, разрешения запуска блока микропрограммного управления соединен с входом запуска второго генератора тестов и

эталонного блока и с единичным входом второго триггера, второй ВБКОД блока микропрограммного управления соединен с вторым входом элемента И, третий выход блока микропрограммного управления соединен с входом начальной установки формирователя сигнатур, четвертый выход блока микропрограммного управления соединен с входом стробирования регистра адреса, пятый и шестой выходы блока микропрограммного управления соединены с первым и вторым входами разрешений коммутатора, седьмой выход блока микропрограммного управления соединен с -, третьим входом разрешения коммутатора, вторая группа выходов блока микропрограммного управления соединена с группой стробирующих входов пересчетного узла с переменным коэффициентом пересчета.

Корректор А.Тяско

Изобретение относится к вычислительной технике и может быть использовано для локализации неисправное™ тей в цифровых схемах. Цель изобретения - .сокращение времени локализации неисправностей до уровня элемен- тов в цифровых схемах как без обратных связей, так и с обратными связями бех разрыва этих связей. Устройство содержит первый генератор 1 тесАС. АС, (Л 00 со CD СП а 4