Запоминающее устройство с контролем информации при записи Советский патент 1987 года по МПК G11C29/00 

1

Изобретение относится к вычислительной технике, может быть использовано для контроля записи информации в запоминающее устройство и является усовершенствованием устройства по авт. св. № 1262574.

Цель изобретения - повышение надежности устройства.

На чертеже изображена функциональная схема запоминающего устройства.

Устройство содержит накопитель 1 , блок 2 местного управления, блок 3 контроля, регистр 4 числа распределитель 5 импульсов 5 формирователь 6 сигналов записи, элемент И 7, регистр 8 адреса и дешифратор 9 адреса. Кроме того, обозначены входы 10 и 11, выход 12 результата сравнения и выход 13 кода записанного числа устройства.

Устройство также содержит одновиб- ратор 14, формирователь 15 выходных

су, поступившему из регистра 8. Сравнение вновь поступившей (входной) информации и предыдущей (выходной) ин- (- формации накопителя 1 производится в блоке 3 контроля в течение этого же BTopoi o цикла.

Третьим тактом цикла разре шается трансляция результата сравнения че- 10 рез элемент И 7 на вход одновибрато- ра 14 и далее через формирователь 15 на выход 12 устройства. Если входная информация не совпадает с выходной, сигнал с- выхода блока 3 контроля, 15 транслируемьш элементом И 7, запускает одновибратор 14, сигнал с выхода которого разрешает трансляцию информации с выхода регистра 4 числа на выходы 13 устройства. Таким обра20 зом, осуществляется передача не всей

сигналов, триггер 16, имеющий вход 17;, счетчик 18 адреса ячеек памяти.

информации, записанной в накопитель . 1, а только ее изменение.

Результат сравнения (сигнал о несовпадении информации) поступает на первый элемент И 19, счетчик 20 адре- 25 вход блока 2 местного управления, за- са блоков памяти,блок 21 поразрядного прещая поступление управляющих им- сравнения и второй элемент И 22. пульсов в распределители 5. Таким обУстройство работает следующим образом

Установка в исходное состояние при подаче питания производится выходным

разом обеспечивается его остановка и прекращается анализ на время переда30

сигналом распределителя э.

ливающего начальное состояние регистра 8 адреса и счетчиков 18 и 20.Управляющие импульсы с входа 10 уст- 35 ройства через блок 2 местного управления поступают на вход распределителя 5, работающего в режиме повторяющихся циклов. В течение каждого цикла распределитель 5 формирует сигнал переключения адреса и последовательность команд анализа поступившей информации.

В начале цикла формируется сигнал

чи. Помимо этого сигнал о несовпадении информации, поступает на управля- .устанав- ющий вход триггера 16, который, срабатывая, формирует сигнал на вход формирователя 6 сигналов записи и разрешает прием импульса соответствующей команды из распределителя 5. Результат сравнения, поступивший на выход 12 устройства, может использоваться как сигнал контроля или как 40 сигнал, управляющий работой запоми- - нающего устройства с источниками пе- редачи и приема информации.

Четвертым тактом цикла формируется

50

переключения адреса, поступающий как 45 команда записи, поступающая на информационный вход формирователя 6 сигналов записи. При совпадении информации о наличии команды записи с сигналом обращения к блоку памяти накопителя 1, поступающего с выходов-дешифратора 9, на выходе формирователя 6 появляется команда записи входной информации в блок накопителя 1, т.е. входная информация, отличная от ранее записанной по данному адресу и переданная на выход 13 устройства, записывается в накопитель 1 и появляется на его выходах, что воспринимается блоком 3 контроля как совимпульс отсчета на вход, регистра 8 адреса, младшие разряды с выхода которого поступают на адресные входы накопителя 1, а старшие - на вход дешифратора 9, формующего сигналы обращения к конкретному блоку памяти накопителя 1.

Во втором такте.цикла производится запись входной информации в регистр 4 числа и ее трансляция на информационные входы накопителя 1 и входы блока 3 контроля. При этом на выходе накопителя 1 .присутствует информация, ранее записанная по адре55

34442

су, поступившему из регистра 8. Сравнение вновь поступившей (входной) информации и предыдущей (выходной) ин- (- формации накопителя 1 производится в блоке 3 контроля в течение этого же BTopoi o цикла.

Третьим тактом цикла разре шается трансляция результата сравнения че- 10 рез элемент И 7 на вход одновибрато- ра 14 и далее через формирователь 15 на выход 12 устройства. Если входная информация не совпадает с выходной, сигнал с- выхода блока 3 контроля, 15 транслируемьш элементом И 7, запускает одновибратор 14, сигнал с выхода которого разрешает трансляцию информации с выхода регистра 4 числа на выходы 13 устройства. Таким обра20 зом, осуществляется передача не всей

разом обеспечивается его остановка и прекращается анализ на время передападение информации. Сигнал с выхода блока 3 снимается.

По окончании работы одновибратора 14 запрещается выдача информации на выходы 12 и 13 устройства, снимается запрет с входа блок 2 местного управления и сигнал с управляющего входа триггера 16.

В результате под воздействием уп- равляющего импульса формируется пятый такт цикла работы распределителя 5, устанавливающий триггер 16 в исходное состояние.

Следующий управляющий импульс фор- 15 раз за период опроса всех абонентов, мирует следующий цикл работы распре- При этом количество передач внутри

делителя 5 с анализом сигналов, поступивших по новому адресу, сформированному как двоичное число, большее предыдущего на единицу.

В случае возникновения сбоя по передаче информации, когда при несовпадении входной и выходной информации накопителя 1 информация на выходе 13 и сигнал на выходе 12 устройства не появляются, триггер 16 остается в исходном состоянии, запись изменения информации в накопитель 1 не происходит. Таким образом, в случае сбоя останова всего устройства не происходит, а информация передается при повторных обращениях . к данному адресу.

Если при проведенном анализе вход20

25

периода не меняется, так как адрес объекта, по которому произойдет передача, принадлежит множеству адресов опрашиваемых объектов, т.е. скорость передачи информации практически не меняется. В то же время произойдет последовательная передача информации о каждом объекте.

Формула изобр етения

Запоминающее устройство с контролем информации при записи по авт. св. 30 № 1262574, отличающееся тем, что, с целью повьшзения надежности устройства, в него введены счетчик адреса ячеек памяти, счетчик адреса блоков памяти, блок по- ная и выходная информации накопителя 35 Разрядного сравнения, первый и вто- 1 совпадают, сигнал ,на выходе блока 3 РОЙ элементы И, причем счетный вход контроля не появляется, передача информации на выход 13 .устройства и запись информации в накопитель 1 не производятся, так.как на входе формирователя 6 сигналов записи отсутствует разрешающий сигнал с выхода триггера 16.

После пятого такта поступившим управляющим импульсом открывается новый 45 элемента И, выход которого подключен цикл работы, регистр 8 адреса перево- к счетному входу счетчика адреса блоков памяти, входы первой группы блока поразрядного сравнения соединены соответственно с выходами разрядов счет- 50 чика адреса ячеек памяти и счетчика адреса блоков памяти, входы второй группы блока поразрядного сравнения соединены с выходами регистра адреса, выходы блока поразрядного сравнения

счетчика адреса ячеек памяти подключен к последнему выходу дешифратора адреса, установочные входы счетчика 40 адреса ячеек памяти и счетчика адре- .са блоков памяти соединены с одним из выходов распределителя импульсов, выходы разрядов счетчика адреса ячеек памяти соединены с входами первого

дится в новую адресную позицию, в которой устройство работает по описанному алгоритму.

Во время каждого периода опроса всех абонентов при обращении к последнему блоку памяти накопителя 1 с последнего выхода дешифратора 9 адреса на вход счетчика 18 формируется 55 подключены к входам второго элеменимпульс отсчета, сигналы с выходов разрядов которого поступают на зле- ВНИИПИ Заказ 4828/51

Произв.-п олигр. пр-тие, г. Ужгород, ул. Проектная, 4

мент И 19, который формирует импульс отсчета на счетчик 20. Сигналы с выходов счетчиков 18 и 20 постоянно сравниваются с выходами формирователей младших и старших адресных ,разрядов регистра 8 (не показаны). Так как счетчик 18 получает импульс отсчета один раз за период опроса всех абонентов, следовательно, совпадение адресов на блоке 21 происходит один раз за период, т.е. сигнал последовательной передачи на выходе элемента И 22 формируется также один

периода не меняется, так как адрес объекта, по которому произойдет передача, принадлежит множеству адресов опрашиваемых объектов, т.е. скорость передачи информации практически не меняется. В то же время произойдет последовательная передача информации о каждом объекте.

Формула изобр етения

Запоминающее устройство с контролем информации при записи по авт. св. 30 № 1262574, отличающееся тем, что, с целью повьшзения надежности устройства, в него введены счетчик адреса ячеек памяти, счетчик адреса блоков памяти, блок по- 35 Разрядного сравнения, первый и вто- РОЙ элементы И, причем счетный вход

45 элемента И, выход которого подключен к счетному входу счетчика адреса блоков памяти, входы первой группы блока поразрядного сравнения соединены соответственно с выходами разрядов счет- 50 чика адреса ячеек памяти и счетчика адреса блоков памяти, входы второй группы блока поразрядного сравнения соединены с выходами регистра адреса, выходы блока поразрядного сравнения

счетчика адреса ячеек памяти подключен к последнему выходу дешифратора адреса, установочные входы счетчика 40 адреса ячеек памяти и счетчика адре- .са блоков памяти соединены с одним из выходов распределителя импульсов, выходы разрядов счетчика адреса ячеек памяти соединены с входами первого

та И, выход которого соединен с управляющим входом блока контроля. Тираж 589 Подписн(эе

Изобретение относится к вычислительной технике и может быть использовано для контроля записи информации в запоминающее устройство. Цель изобретения - повьшение надежности устройства. Устройство содержит накопитель 1, блок 2 местного управления, блок 3 контроля, регистр 4 числа, распределитель 5 импульсов формирователь 6 сигналов записи, элемент И 7, регистр 8 адреса, дешифратор 9 адреса, одновибратор 14, формирователь 15 выходных сигналов,триггер 16, счетчик 18 адреса ячеек памяти, элементы И 19 и 22, счетчик 20 адреса блоков памяти, блок 21 пораз- сравнения. В устройстве осуществляется последовательная передача информации по каждому адресу через определенный интервал времени, равный периоду опроса всех абонентов. 1 ил. с $ (Л (Z ю