Усилитель считывания на КМДП - транзисторах Советский патент 1987 года по МПК G11C7/06 

Изобретение относится к вычислительной технике и может быть использовано в запоминаюпщх устройствах, выполненных из КМДП-транзисторов, для усиления сигналов считываемой информации.

Цель изобретения - повьшение надежности усилителя за счет увеличения его коэффициента усиления.

На чертеже приведена принципиальная схема усилителя считывания.

Усилитель считывания содержит первый 1 и второй 2 управляющие транзисторы, переключающие транзисторы 3-6 с первого по четвертый п-типа, первый 7 и второй 8 установочные транзисторы р-типа, шину 9 нулевого потенциала, шину 10 питания. На чертеже обозначены информационные входы 11, 12, выходы 13, 14 и вход 15 управления режимом работы усилителя.

Усилитель содержит также третий управляющий транзистор 16, первьш 17

348904 Ф о

рмула изобретения

Усилитель считывания на КМДП-тран- зисторах, содержащий первый и второй управляющие транзисторы и с первого по четвертый переключающий транзисторы п-типа, первый и второй установочные транзисторы, с первого по чет1Q вертый нагрузочные транзисторы и третий управляющий транзистор р-типа, причем затворы управляюпщх и установочных транзисторов объединены и являются входом управления режимом рабо15 ты усилителя, истоки первого и второго управляющих транзисторов соединены с шиной нулевого потенциала усилителя, сток первого управляющего транзистора подключен к истокам первого и вто20 рого Переключающих транзисторов,сток второго управляющего транзистора соединен с истоками третьего и четвертого переключающих транзисторов, сток первого переключающего транзис30

и второй 18 инвертирующие транзисторы 25 тора подключен к стоку первого нагру,- и нагрузочные транзисторы 19-22 с первого по четвертый р-типа.

Усилитель считывания работает следующим образом.

В статическом режиме на управляющем входе 15 поддерживается напряжение О, а на входах II и 12 - произвольное напряжение от О до 1. При этом транзисторы 1 и 2 закрыты, а транзисторы 7 и 8 и транзистор 16 сзткрыты, в результате чего напряжения на выходах 13 и 14 поддерживаются в

35

предела от 11 U

и,

ип.

и„

порр

до Ц

где - напряжение питания и поип

зочного, затворам первого и второго нагрузочных транзисторов и истоку первого установочного транзистора, сток которого соединен со стоками второго переключаю1п;его, второго нагрузочного транзисторов и стоком третьего управляющего транзистора, исток которого подключен к стокам второго установочного, третьего нагрузочного и третьего переключающего транзисторов, затворы третьего и четвертого нагрузочных транзисторов, стоки четвертого нагрузочного и четвертого переключающего транзисторов

роговое напряжение транзистора р-типа.40 соединены с истоком второго устаноВ режиме считывания на вход 15 подается напряжение 1, а на входы 11 и 12 - напряжение, соответствующее считываемой информации. При этом открываются транзисторы 1 и 2 и запирается транзистор 16, вследствие чего усилитель оказывается в активном состоянии и начинает переключаться в соответствии с сигналом, поступающим на входы 11 и 12. Например, если напряжение на входе 11 больше, чем на входе 12, то на выходе 13 устанавливается напряжение О, а на выходе 14 - напряжение 1,

Введение положительной обратной связи с помощью транзисторов 17 и 18 позволяет повысить коэффициент усиления усилителя считывания в несколько раз.

348904 Ф о

рмула изобретения

Усилитель считывания на КМДП-тран- зисторах, содержащий первый и второй управляющие транзисторы и с первого по четвертый переключающий транзисторы п-типа, первый и второй установочные транзисторы, с первого по четвертый нагрузочные транзисторы и третий управляющий транзистор р-типа, причем затворы управляюпщх и установочных транзисторов объединены и являются входом управления режимом работы усилителя, истоки первого и второго управляющих транзисторов соединены с шиной нулевого потенциала усилителя, сток первого управляющего транзистора подключен к истокам первого и второго Переключающих транзисторов,сток второго управляющего транзистора соединен с истоками третьего и четвертого переключающих транзисторов, сток первого переключающего транзис30

25 тора подключен к стоку первого нагру,-

35

зочного, затворам первого и второго нагрузочных транзисторов и истоку первого установочного транзистора, сток которого соединен со стоками второго переключаю1п;его, второго нагрузочного транзисторов и стоком третьего управляющего транзистора, исток которого подключен к стокам второго установочного, третьего нагрузочного и третьего переключающего транзисторов, затворы третьего и четвертого нагрузочных транзисторов, стоки четвертого нагрузочного и четвертого переключающего транзисторов

вочного транзистора, источники нагрузочных транзисторов подключены к тине питания усилителя, затворы первого и третьего переключающих тран-

45 зисторов объединены и являются первым информационным входом усилителя, затворы второго и четвертого пере- ключаюищх транзисторов обт единены и являются вторым информационным входом

50 усилителя, выходами которого являются сток и исток третьего управляющего транзистора, отличающий- с я тем, что, с целью повышения надежности за счет увеличения коэффи55 циента усиления усилителя, в него

введены первый и второй инвертирующие транзисторы, истоки которых соединены с шиной питания усилителя, причем сток первого и затвор второго инвер313489044

тирующих транзисторов подключены к затвором первого и стоком вто- стоку третьего управляющего транзисто- рого инвертирующих транзистора, исток которого соединен с ров.

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах, выполненных из КМД11-транзисто- ров, для усиления сигналов считываемой информации. Целью изобретения является повьшение надежности усилителя за счет повы циента усиления. ния содержит два тора 1, 2, четыре зистора 3-6 п-ти ных транзистора 7 ляющий транзистор транзисторы 19-22 инвертирующие тра типа. Затворы тра и транзисторов 7, ляются входом 15 работы усилителя, и третьего 5, вто 6 переключающих т ветственно объеди формационными рхо теля, выходами 13 ляются сток и ист Коэффициент усиле за счет введения ратной связи, обе зисторами 17 и 18 10 .k. теля за счет повышения его коэффициента усиления. Усилитель считывания содержит два управляющих транзистора 1, 2, четыре перек.гаочающих транзистора 3-6 п-типа, два установочных транзистора 7, 8, третий управляющий транзистор 16, нагрузочные транзисторы 19-22 и вновь введенные инвертирующие транзисторы 17, 18 р- типа. Затворы транзисторов 1, 2, 16 и транзисторов 7, 8 объединены и яв-. ляются входом 15 управления режимом работы усилителя, затворы первого 3 и третьего 5, второго 4 и четвертого 6 переключающих транзисторов соответственно объединена п явJтяmтcя информационными рходами 11, 12 усилителя, выходами 13 и 1А которого являются сток и исток трпнзистора 16. Коэффициент усиления увепт1чивается за счет введения полокит( льной об-« ратной связи, обеспечиваемой транзисторами 17 и 18. I ил. 10 . (Л со 00 со о м