Цифровой накопитель с дробной переменной емкостью Советский патент 1988 года по МПК H03K23/66 G06F7/50 

технике и может быть использовано в устройствах обработки импульсных сигналов, а также в цифровых синтезаторах частот.

Цель изобретения расширение диапазона изменения емкости цифрового накопителя за счет возможности получения дробной переменной емкости накопителя.

На чертеже представлена структурно-электрическая схема цифрового накопителя.

устройства, а выход соединен со вторым информационным входом второго

мультиплексора 12. Информационный

вход управляемого делителя 13 частоты соединен с шиной 16 управления коэффициента деления делителя 13 частоты. Устройство работает следующим

образом.

Сумматор f1 суммирует входной код М управления целой частью емкости накопителя, поступающий с шины 14, с входным кодом /ь управления дробной

Изобретение относится к импульсной технике и может быть использовано в устройствах обработки импульсных сигналов, а также в цифровых синтезаторах частот. Цель изобретения - расширение диапазона изменения емкости цифрового накопителя - достигается за счет возможности получения дробной переменной емкости накопителя. Для этого в цифровой накопитель дополнительно введены третий сумматор 11, второй мультиплексор 12 и управляемый делитель 13 частоты. Накопитель также содержит сумматоры 1 и 3, мультиплексор 2, накапливающие регистры 4, 5 и 6, шину 7 входного кода, шину 14 управления целой частью М емкости, шину 15 управления дробной частью /5 емкости. Изменяя значение р, и коэффициента деления о( делителя 13 частоты, можно получить /5 любое значение - , что расширяет ш (Л функциональные возможности накопителя. 1 ил.

Цифровой накопитель содержит пер- if частью емкости на.копителя, поступаю- вый сумматор 1, первый мультиплексор щим с шины 15, в результате чего на 2, второй су матор 3, первый накап- выходе сумматора 11 образуется код ливаюш:ий регистр 4, второй накапливающий регистр 5 и третий накапливаюМ + 3. Таким образом, на первый и вт рой информационные входы мультиплекщий регистр 6. Первый вход первого 20 сора 12 непрерывно поступают коды М сумматора 1 соединен с первым инфор- и М + /ь соответственно. Если сигнал мационным входом первого мультиплексора 2 и шиной 7 входного кода К

устройства, первый 8 и второй 9 выхона управляющем входе мультиплексора 12,поступающий с выхода управляемого делителя 13 частоты, равен нулю, ды которого соединены соответственно 25 .то на второй вход сумматора 1 пос- с выходом переноса второго суммато- тупает код М. Сумматор 1 суммирует ра 3 и выходом первого накапливающекод М с входньм кодом К., поступающим с шины 7. На выходе сумматора 1 образуется код К + М, в результате чего регистра 4, тактовый вход которого соединен с тактовым входом 10 накопителя и тактовыми входами второго 30 го на первый и второй информационные

накапливающего регистра 5 и третьего накапливающего регистра- 6, выход которого соединен с управляющим входом первого мультиплексора 2. Второй инсумматора 1, а выход первого мультиплексора 2 соединен с информационным входом второго накапливающего регистрой вход и выход которого соединены соответственно с выходом и информационным входом первого накапливающего

входы мультиплексора 2 поступают соответственно коды К и К + М. Пока сигнал переноса сумматора 3 равен нулю на управляющий вход мультиплек- формационный вход первого мультиплек- 35 сора 2 в каждом такте работы накопи- сора 2 соединен с выходом первого теля поступает ноль и .на выход мультиплексора 2 пропускается код К, который по тактовым импульсам записывается в накапливающий регистр 5. ра 5, выход которого соединен с пер- 40 КоД К суммируется в сумматоре 3 с вым входом второго сумматора 3., вто- выходным кодом накапливающего регистра 4, код суммы подается на вход накапливающего регистра 4 и следующим тактовым импульсом записывается в

регистра 4, устройство содержит также 45 регистр 4. Когда в одном из тактов

третий сумматор 11, второй мультиплексор 12, и управляемый делитель 13 частоты. Тактовый вход управляемого делителя 13 частоты соединен с

выходом третьего регистра б, а выход 50 - выходе 9 сигнал переноса,

равный логической 1. В следующем

соединен с управляющим входом второго мультиплексора 12, выход которого соединен со вторым входом первого сумматора, а первый информационный

такте работы накопителя в накапливающий регистр 6 записывается единица переноса, регистр 5 - код К, в вход соединен с первым входом третье- 55 регистр 4 остаток сумматора 3, а на го сумматора 11 и с шиной 14 управ- выход мультиплексора 2 пропускается ления целой частью М емкости уст- код К + М, на выходе сумматора 3 ройства, при этом второй вход третье- формируется код К t L, а на выходе 9

го сумматора 11 соединен с .шиной 15

частью емкости на.копителя, поступаю- щим с шины 15, в результате чего на выходе сумматора 11 образуется код

М + 3. Таким образом, на первый и второй информационные входы мультиплекна управляющем входе мультиплексора 12,поступающий с выхода управляемого делителя 13 частоты, равен нулю, .то на второй вход сумматора 1 пос- тупает код М. Сумматор 1 суммирует

код М с входньм кодом К., поступающим с шины 7. На выходе сумматора 1 образуется код К + М, в результате чеработы накопитель, т.е. значение суммы на выходе сумматора 3 достигает или превышает емкость R Накопителя, в сумматоре 3 образуется остаток

формируется логическая 1 . В следующем такте работы накопителя в накапливающий регистр 6 записывается ноль с выхода переноса сумматора 3, в регистр 5 - код К + М, в регистр 4 ц код К + L, на выход-мультиплексора 2 вновь пропускается код К, на выходе сумматора 3 формируется код 2 К + + М + L и начинается новый цикл работы накопителя, в котором емкость ю будет равна R - М.

Сигнал с выхода регистра 6 поступает на вход управляемого делителя 13, который вырабатывает импульс по длительности равный периоду следова- 15 ния выходных импульсов переполнения накопителя и с частотой, определяемой коэффициентом деления с/ , зааваемым программно. Таким образом, на выход мультиплексора 12 пропус- 20 кается код М + /ь только в моменты времени, определяемые коэффициентом еления управляемого делителя 13, т.е. один раз за d циклов работы накопителя. В результате чего в (с/ -1) 25 иклах работы накопителя его емкости равны R - М, а в одном - ЦИКле его работы - (R - М - /j).

Таким образом, среднее значение емкости накопителя за циклов рав-5 ЗО о:

., (R - М) (о( - 1) + (R - М - Л) RC;

R-M-J

Из выражения следует, что, изменяя значения кода /i и коэффициента деления о управляемого делителя 13 частоты, можно получить любое значение дроби b/of, что расширяет функ- циональные возможности устройства.

Формула изобретения

Цифровой накопитель с дробной ле- ременной емкостью, содержащий первый сумматор, первый мультиплексор, втоц е ю

15 20 25

ЗО

)

35

40

45 рой сумматор, первый, второй и третий накапливающие регистры, первый вход первого сумматора соединен с первым информационным входом первого мультиплексора и шиной входного кода накопителя, первый и второй выходы накопителя соединены соответственно с выходами переноса второго сумматора и первого регистра, тактовый вход которого соединен с тактовым входом накопителя и тактовыми входами второго и третьего накапливающих регистров, выход которого соединен С управляющим входом первого мультиплексора, второй информацион- ньй вход которого соединен с выходом первого сумматора, а выход - с информационным входом второго накапливающего регистра, выход которого соединен с первым входом второго сумматора, второй вход и выход которого соединены соответственно с выходом и информационным входом первого регистра, отличающийся тем, что, с целью расширения диапазона изменения емкости накопителя, в него введены третий сумматор, второй мультиплексор и управляемый делитель частоты, тактовый вход которого соединен с выходом третьего накапливающего регистра, а выход соединен с управляющим входом второго мультиплексора, выход которого соединен с вторым входом первого сумматора, первый информационный вход с первым входом третьего сумматора и с шиной управления целой частью емкости накопителя, при этом второй вход третьего сумматора соединен с шиной управления дробной частью емкости накопителя, а выход с вторым информационным входом второго мультиплексора, причем информационный вход управляемого делителя частоты соединен с шиной управления коэффициентом деления делителя частоты.