Логическое устройство Советский патент 1988 года по МПК H03K19/00 

ГР-ЩЛ

4- г л

г Г

Z

яМ Г

7 Э

1. 1.

05

(Л

г Г

Z

со

vl

00

о

4;

Изобретение относится к области импульсной техники и может быть использовано при построении логических устройств квазистатического типа.

Целью изобретения является повышение надежности и расширение области применения устройства за счет введения отключаемых защелок-восстановителей уровня 1.

На чертеже приведена электрическа принципиальная схема логического устройства.

Устройство содержит ключевые схемы 1, инверторы 2, нагрузочные МДП- транзисторы 3,отключающий МДП-тран- зистор 4, шину питания 5, общую шину 6, информационные шины 7, тактовую шину 8, фиксирующие МДП-транзисторы 9, ключевой элемент 10, формировател тактовых импульсов 11, каждый нагрузочный МДП-транзистор 3 включен между шиной питания 5 и входом соответ- ств5тощего инвертора 2, каждая ключевая схема 1 включена между стоками соответствующих нагрузочного и отключающего МДП-транзисторов 3 и 4, либо между стоком соответствующего нагрузочного МДП-транзистора 3 и общей шиной .6, информационная шина 7 ключевой схемы 1 подключена к выходу инвертора 2, соединенного с друго ключевой схемой 1, затвор нагрузочны и отключающих МДП-транзисторов 3 и 4 соединены с тактовой щиной 8, сток фиксирующего МДП-транзистора 9 соединен со стоком соответствующего ему нагрузочного МДП-транзистора 3, а затвор соединен с выходом инвертора 2, к входу которого подключен сток данного фиксирующего МДП-транзистора 9, затвор транзистора ключевого элемента 10 подключен- к выходу формирователя тактовых импульсов I1, вход которого подключен к тактовой щине 8 сток транзистора ключевого элемента 10 соединен с истоками фиксирующих МДП-транзисторов 9, а исток - с шино питания 5, исток отключающего МДП- транзистора 4 соединен с общей щиной 6.

Устройство работает следз ющим образом.

На шину 8 поступает тактирующий сигнал. При О на шине 8 устройство находится в режиме настройки (ключе0

5

вых схем 1). При 1 на шине 8 устройство переходит в рабочий режим.. Если п-транзисторная ключевая схема 1 находится в проводящем состоянии, то логический уровень на входе инвертора 2 определяется временем разряда узловой емкости схемы 1. Для увеличения максимально допустимой длительности единичной части тактового сигнала формирователь 1I примерно в середине единичной части тактового импульса кратковременно включает ключевой элемент 10, подключающий защелки для восстановления уровня I на выходе схемы 1.

Формула изобретения

0

Логическое устройство, содержащее п ключевых схем, состоящих из последовательно и параллельно включенных МДП-транзисторов первого типа проводимости каналов, п инверторов, п 5 нагрузочных и отключающих МДП-транзисторов второго и первого типа проводимости каналов соответственно, каждый нагрузочный МДП-транзистор включен между шиной питания и входом соответствующего инвертора, каждая ключевая схема включена между стоками соответствующих нагрузочного и отключающего МДП-транзисторов по крайней мере одна информационная шина п-й ключевой схемы подключена к выходу (п-1)-го инвертора, затворы нагрузочных и отключающих МДП-транзисторов соединены с тактовой шиной, отличающееся тем, что, с целью повьш1ения надежности и расширения области применения, в него введены п фиксируюших МДП-транзисторов второго типа проводимости каналов, ключевой элемент и формирователь тактовых импульсов, сток п-го фиксирующего КЦП-транзистора соединен со стоком соответствующего ему нагрузочного МДП- Транзистора, а затвор соединен с выходом п-го инвертора, к входу которого подключен сток данного фиксирующего МДП-транзистора, управляющий вход ключевого элемента подключен к выходу формирователя тактовых импульсов, вход которого подключен к тактовой щине, выход ключевого элемента соединен с истоками фиксирующих МДП- транзисторов , а вход - с шиной питания.

0

5

0

5

0

5

Изобретение относится к области импульсной техники. Логическое устройство, преимущественно квазистатического типа, содержит п ключевых схем 1, состоящих из МДП-транзисторов первого типа проводимости каналов, п инверторов 2 и п нагрузочных и отт личающих МДП-транзисторов 3 и 4 второго и первого типа проводимости каналов соответственно, шину 5 питания, тактовую шину 8, п фиксирующих МДП- транзисторов 9 второго типа проводимости каналов,. ключевой элемент 10, формирователь П. тактовых импульсов, общую шину 6, информационные шины 7. Логическое устройство надежно в работе и имеет расширенную область применения. 1 ил. с