Устройство для адресации памяти Советский патент 1987 года по МПК G06F12/00 

n-

Изобретение относится к вычислительной технике и может быть использовано при разработке систем адресации памяти микроэвм.

Цель изобретения - упрощение кон- струкции и повьппения надежности устройства за счет сохранения структуры общей памяти при отказе отдельного блока.

На чертеже приведена блок-схема устройства.

Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнения и группу 4 блоков памяти.

Устройство работает следующим образом.

Предварительно каким-либо способо производится отключение неработоспособных блоков памяти путем установки соответствующих переключателей 1 в нулевое положение. Переключатели 1, соответствующие неотключенным (работоспособным) блокам памяти, находятся в единичном состоянии.При отключении блоков 4 памяти происходит отключение и соответствующих элементов 3 сравнения, так как с нулевым состоянием на первые входы элементов 3 сравнения поступает сигнал запрета. На первые входы сумматоров 2 поступают логические сигналы от соответствующих переключателей 1. На вторые входы первого сумматора 2 подается базовьгй адрес, с которого начинается присвоение условных адресов блоков 4 памяти системы. Если первый блок 4 не отключен, то базовый адрес складывается с логической 1, поступающей от первого переключателя 1, и увели- чивае-вся на единицу. Затем этот адрес поступает на вторые входы второго сумматора и, если второй блок памяти не отключен, то во втором сумматоре также происходит сложение это го адреса с логической 1 второго переключателя 1, Если второй блок 4 отключен, то сложение адреса с логическим О не изменяет его и он поступает на вторые входы третьего сумматора без изменений. Если третий блок не отключен, то адрес увеличивается на единицу, если отключен, то

ВНИИПИ Заказ 890/51 Тираж 673 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

25

5

0

2035-50

не изменяется и поступает на вторые входы четвертого сумматора без изменений и т.д.

Таким образом, на выходах всех сумматоров 2, соответствующих неотключенным блокам 4 памяти, устанавливается непрерывное поле адресов системы памяти, причем на выходах последнего сумматора 2 устанавливается тем самым код, соответствующий общему количеству работающих блоков 4 памяти в системе памяти, что может быть использовано для контроля ее функционирования. Далее устройство работает в основном режиме - режиме выбора блока 4 памяти. При обращении к памяти элементы 3 сравнения осуществляют сравнение адресов, поступающих с выходов и с адресных шин. В случае совпадения адреса на выходах i-ro сумматора с поступившим по адресным шинам на 1-ом элементе 3 сравнения появляется сигнал, который поступает на управляющий вход i-ro блока 4 памяти, т.е. обращение происходит к i-му блоку 4 памяти.

Формула изобретения

Устройство дпя адресации памяти, содержащее группу переключателей, группу элементов сравнения, причем выходы элементов сравнения группы подключены к выходам устройства для подключения к входам выборки блоков памяти, отличающееся тем, что, с целью упрощения устройства и повьшения надежности за счет сохранения структуры общей памяти при отказе отдельного блока, в него введена группа сумматоров, причем выход -го () переключателя группы соединен с управляющим входом i-ro элемента сравнения группы и с первым входом i-ro сумматора группы, второй вход i-ro сумматора группы кроме первого соединен с выходом (i-l)-ro cyMJ-iaTopa группы и с первым информационным входом (i-l)-ro элемента сравнения группы,, второй информационный вход которого подключен к входу текущего адреса устройства, второй вход первого сумматора группы является входом базового адреса устройства.

Изобретение относится к вычислительной технике и может быть использовано при разработке систем адресации памяти микроэвм. Целью изобретения является упрощение конструкции и повышение надежности работы устройства. Устройство содержит группу 1 переключателей, группу 2 сумматоров, группу 3 элементов сравнения и группу 4 блоков памяти. Устройство обеспечивает непрерьюную адресацию памяти в системе при любом количестве отключенных блоков памяти. 1 ил. (Л