Синхронный делитель частоты Советский патент 1988 года по МПК H03K23/40 

СО (Г 05

ьо

ел

Изобретение относится к импульсной технике и может быть использовано, например, при построении хрони заторов, цифровых синтезаторов часто ты, электромузыкальных инструментов.

Цель изобретения - увеличение коэффициента деления.

На фиг,I приведена электрическая функциональная схема синхронного де- лителя частоты; на фиг.2 - временные диаграммы, поясняющие его работу.

Синхронный делитель частоты содержит первый 1, второй 2, третий 3, четвертый 4 и пятьй 5 1К-триггеры, первый 6, второй 7, третий 8, четвертый 9 и пятый 10 элементы И, входную шину 11 и шину 12 сброса, которые соединены соответственно с С- и R- входами всех 1К-триггеров 1 - 5, Бы- ход первого элемента И,6 соединен с I- и К-входами пятого 1К-триггера 5, первый вход - с инверсным выходом четвертого 1К-триггера 4, второй вход с К-входом первого 1К-тригге- ра 1, с первым входом пятого элемента И 10 и .с прямым выходом второг 1К триггера 2, 1-вход которого соединен с прямым выходом первого 1К-триг гера 1, 1-вход которого соединен с прямым выходом третьего 1К-тригге- ра 3, которого соединен с выходом четвертого элемента И 9, пер-, вый вход которого соединен с прямым выходом четвертого 1К-триггера 4. Инверсный выход первого 1К-триггера 1 соединен с К-входом второго IK- триггера 2, с вторыми входами четвертого и пятого элементов И 9 и 0, с третьим входом первого элемента И 6 и с первыми входами второго 7 и третьего 8 элементов И, вторые входы которых соединены с четвертым входом первого элемента Ибис инверсным выходом третьего 1К-триггера 3, третьи входы - соответственно с инверсным выходом пятого 5 и с прямым выходом второго 2 1К-триггеров, выходы - соответственно с I- и с К-входамИ четвертого 1К-триггера 4. BbiXOA пятого элемента И 1 О подключен к К-входу третьего 1К-триггера 3

При указанной схеме соединения зл ментов синхронного делителя частоты логические уравнения для I- и К-вхо- дов всех 1К-триггеров 1 - 5 следующие:

1 QJ; 1 Q,; 1, QiQ,;

0 5 0 с 0 г

0

14 If QiQ7Q3Q4:;

К, Q,; К, Q,; К,- Q. К Kj Q,QiQ3Q4

где индексы у буквенных обозначений соответствуют номеру 1К-триггера, а Q Ир обозначают сигнал соответственно на прямом и инверсном выходах 1К-триггера.

На фиг.2 обозначены вход - входной сигнал (входные импульсы) на шине 11; i - порядковый номер состояния (такта 1 синхронного делителя часг тоты и порядковый номер входного импульса на шине II; Q i сигнал на прямом выходе j-ro 1К-триггера, где j. 1,2,..,,5.

Работа синхронного делителя частое ты, определяемая логическими уравнениями для I- и К-входов всех 1К-триг- геров 1 -. 5 проходит в следующем порядке.

i По сигналу Сброс, поступающему в виде импульса по шине 12, все 1К-триг- геры 1 - 5 устанавливаются в исходное (нулевое) состояние, после чего состояния выходов (фиг.25 при i о) будут Q, 0; Q 0; Q 3 0; П 0;

Q5 ОНа основании логических уравнений для I- и К-входов всех 1К-триггеров синхронного делителя частоты состояния I- и К-входов следующие:

/

1, Qj- 0; 1 Q, О; 1 Q,Q, 0;

14 QiQjQ 1; 15 QiQaQ3Q4 oK, q., 0; K5 QT 1; Кз QiQ, 0;

K4.QiQiQ3 0; Kj Q,Q,Q3Q4 0. Поскольку IK-триггер no последующему входному импульсу при I О и К О не изменяет своего состояния, при I 1 и К I переключается в противоположное состояние, при I I и К О переключается в состояние 1, а при I О и К 1 5

в состояние О , то по первому входному импульсу, поступающему по шине 11 после окончания действия сигнала .на шине 12, 1К-триггер 4 переключается в состояние 1,а остальные IK- триггеры 1,2,3 и 5 не изменяют своего состояния (фиг.2, при i 1), При этом состояния выходов становятся равны

Q, 0; Qj 0; Qj 0; 0 1; Q, 0. Изменяются и состояния входов: 5

I, 0; I, 0; 1з 1 ; I 1; . I j 0; K, 0; K, 1; Кз 0; K 0; K 0.

Б результате, по второму входному импульсу на шине 1I устройство переходит в свое второе состояние, кото рое характеризуется следующими значениями выходов и входов 1К триггеров 1 - 5 (фиг.2, при ).

15

QI 0; Q 0; Q 1; Q I; Q 0; Ii 1; I 0; 1з 1; 1 0; 1 0; K, 0; K2 1; K 0; K. 0; K 0

Рассматривая и далее таким же образом работу синхронного делителя чатоты получим все состояния входов и выходов каждого 1К-триггера Г - 5 при-всех значениях i. В пятнадцатом такте Q- становится равной 1 (фиг.2, при i 15). Это происходит в конце пятнадцатого такта, и это значение Q g затем сохраняется в те- чение с шестнадцатого по тридцатый такты, а по тридцать первому входному импульсу на шине 11 все IK-триггеры 1 - 5 возвращаются в исходное состояние.

На этом заканчивается цикл работы синхронного делителя частоты. Далее его работа повторяется через каждый тридцать один входной импульс. .

I.

Формула изобретения

Синхронный делитель частоты, содержащий первый, второй, третий.

5

0

50 5

0

четвертый и пятый 1К-триггеры, С- и R-входы которых соединены соответственно с входной шиной и с шиной сброса, первый элемент И, выход которого соединен с I- и К-входами пятого 1К-триггера, первый вход - с инверсным выходом четвертого 1К-триг- гера, второй вход - с К-входом первого 1К-триггера, второй элемент И, выход которого соединен с 1-входом четвертого 1К-триггера, К-вход которого соединен с выходом третьего элемента И, первый и второй входы которого соединены с инверсными выходами соответственно первого и третьего 1К-триггеров, отличающийся тем, что, с целью повьше- ния коэффициента деления, в него вве- четвертый и пятый элементы И, первый вход первого из которых соединен с прямым выходом четвертого IK- триггера, выход - с 1-входом третьего 1К-триггера, прямой выход которого соединен с 1-входом первого 1К-триг- гера, прямой выход которого соединен с 1-входом второго 1К-триггера, прямой выход которого соединен с треть-;;; им входом третьего элемента .И с вторым входом первого элемента И не первым входом пятого элемента И, вы-, ход которого соединен с 1-входом третьего 1К-триггера, второй вход - с вторым входом четвертого элемента И, с К-входом второго 1К-триггера, с инверсным выходом первого 1К-тригге- ра, с первым входом второго элемента И и с третьим входом первого элемента И, четвертый вход которого соединен с вторым входом третьего элемента И и с вторым входом второго элемента И, третий вход которого соединен с инверсным выходом пятого 1К-триг- гера.

N

Изобретение относится к импульсной технике и может быть использовано, например, при построении хрони- заторов, цифровых синтезаторов и электромузыкальных инструментов. Целью изобретения является увеличение коэффициента деления. Синхронный делитель частоты содержит пять IK- триггеров 1-5, пять элементов И 6- 10, входную шину 11 и шину 12 сброса. Работа синхронного делителя частоты, выполненного по предложенной схеме, определяется лоп-гческими уравнениями для I- и К- входов всех 1К Триггеров и поясняется временными диаграммами, приведенными в описании изобретения. Цикл работы синхронного. делителя частоты повторяется через каждь1Й тридцать один входной импульс.. 2 ил. с е

«Ъ

б S tS t $

5t