Управляемый мажоритарный элемент Советский патент 1988 года по МПК H03K19/23 

а

С

Изобретение может быть использовано при построении цифровых устройств с многократным резервированием. Мажоритарный элемент содержит двунаправленные ключи 2 и 7, р-транзисторы 4, 5, 15 и 17, п-транзисторы 9, 10, 16 и 18 и инвертор 1. На информационные шины 13, 11 и 19 поступают сигналы с внешних устройств. При комбинации «10 на шинах 1 и 6 управления устройство функционирует как мажоритарный трехвходовый элемент. При комбинации «01 на шинах 1 и 6 управления устройство транслирует на выходную шину 14 с инверсией сигнал с ин формационной шины 13. 1 и.. с S

Сг

ее ос

И:- .1)бретение относится к импу.чьсь ой технике и может быть использовано при построении цифровых устройств с многократным резервированием.

Целью изобретения является 1 О Ы1иер ие быстродействия путем оптимизации межсоединений.

На чертеже представлена электрическая принципиальная схема управляемого мажоритарного элемента.

Устройство содержит первую тину I управления, соединенную с первы.м инверсны.м входом унравлеция первого ключевого узла 2, содержан-iero параллельно включенные р-трацзисторы, первый информационный вход которого соединен с тиной 3 питаНа шины 13, II и 19 поступают информационные сигналы с внешних устройств. При кoмбиf aции «10 на шинах 1 и 6 устройство функционирует как мажоритарный трехв.ходовый элемент. При ко.мбинации «01 на нжнах 1 и 6 устройство транслирует на выходную шину 14 с инверсией сигнал с шины 13.

Формула изобретения

10

Управляемый мажоритарный элемент, содержащий первую шину управления, соединенную с первым инверсны.м входом управления первого ключевого узла, содержащего параллельно включенные р-транзистония, истоками первого и второго р-тран- 5 ры, первый информационный вход которого зисторов 4 и 5. Вторая шина 6 управ- соединен с шиной питания, истоком пер- ления соединена с первым прямым управ- вого и второго р-тран зисторов, вторую

управления, соединенную с первым прямым управляющим входом второго клюп-транзисторы, первый информационный чевого узла, содержащего параллельно вход которого соединен с общей шиной 8, включенные п-транзисторы,первый информационный вход которого соединен с общей шиной, истоками первого и второго п-тран- зисторов, первая информационная шина соеляюп-1.им входом второго ключевого узла 7, содержащего параллельно включенные

динена с входом первого инвертора, затистоками первого и второго п-транзисторов 9 и 10. Первая информационная шина 11 соединена с входом первого инвертора 12, затворами вторых р- и п-транзисторов 5

и 10. Вторая информационная тина 13 соеди- 25 ворами вторых р- и п-транзисторов, вто- нена с вторым инверсным входом управлениярая информационная шина соединена с втопервого. ключевого узла 2 и с вторым рым инверсным входом управления первого прямым управляющим входом второго клю- ключевого зла и с вторы.м прямым уп- чевого узла 7, второй информационный равляющим входом второго ключевого уз- вход которого соединен с истоком п-тран- ла, второй информационный вход которого зистора первого инвертора 12, исток р-тран- 30 соединен с истоком п-транзистора первого зистора которого соединен с вторым ин-инвертора, исток р-транзистора которого соеформационным входом первого ключевого узла 2. Выход первого инвертора 12 соединен с выходной шиной 14, стоками р- и п-транзисторов 15 и 16, исток;; которых соединены соответственно со стоками четвертых р- и п-транз исторов 17 и 18, истоки которых соединены соответственно со стоками первых р- и п-транзисторов 4 и 9. Третья информационная шина 19 соединена с затворами третьих р- и п-транзисторов 15 40 что, с целью повышения быстродействия, и 16. Затворы первых р- и п-транзисторов третья информационная шина соединена с

затворами третьих р- и п-транзисторов, затворы первых р- и п-транзисторов соединены соответственно с второй управляющей шиной и с первой управляющей шиной.

35

динен с вторым информацонным входом первого ключевого узла, выход первого инвертора соединен с выходной шиной, стоками третьих р- и п-транзисторов, истоки которых соединены соответственно со стоками четвертых р- и п-транзисторов, истоки которых соединены соответственно со стоками первых р- и п-транзисторов, третью информационную шину, отличающийся тем.

4 и 9 соединены соответственно с второй б и с первой 1 управляющими шинами, затворы четвертых р- и п-транзисторов 17 и 18 соединены с второй информационной щиной

13, стоки вторых р- и п-транзисторов 5 45 затворы четвертых р- и п-транзисторов и 10 соединены соответственно со стока-соединены с второй информационной шиной,

ми четвертых р- и п-транзисторов 17 и 18. стоки вторых р- и п-транзисторов соединены соответственно со стоками четвертых р- и п-транзисторов.

Устройство работает следующим образом.

На шины 13, II и 19 поступают информационные сигналы с внешних устройств. При кoмбиf aции «10 на шинах 1 и 6 устройство функционирует как мажоритарный трехв.ходовый элемент. При ко.мбинации «01 на нжнах 1 и 6 устройство транслирует на выходную шину 14 с инверсией сигнал с шины 13.

Формула изобретения

динена с входом первого инвертора, затворами вторых р- и п-транзисторов, вто- рая информационная шина соединена с вторым инверсным входом управления первого ключевого зла и с вторы.м прямым уп- равляющим входом второго ключевого уз- ла, второй информационный вход которого соединен с истоком п-транзистора первого инвертора, исток р-транзистора которого соечто, с целью повышения быстродействия, третья информационная шина соединена с

динен с вторым информацонным входом первого ключевого узла, выход первого инвертора соединен с выходной шиной, стоками третьих р- и п-транзисторов, истоки которых соединены соответственно со стоками четвертых р- и п-транзисторов, истоки которых соединены соответственно со стоками первых р- и п-транзисторов, третью информационную шину, отличающийся тем.