Приемник синхросигнала Советский патент 1988 года по МПК H04L7/00 

61Х.

4 Ю

1чЭ

Изобретение относится к технике связи, а именно к устройствам для цикловой синхронизации приемной аппаратуры, и может быть использовано при разработке импульсных систем передачи.

Целью изобретения является расширение диапазона синхронизации путем увеличения количества стробируемых тактовых интервалов.

На фиг. 1 представлена электричес- кая структурная схема приемника синхросигнала; на фнг. 2 - структурная электрическая схема накопителя по входу в синхронизм; на фиг. 3 - временные диаграммы, иллюстрирующие работу приемника синхросигнала.

Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2 по- иска синхронизма, блок 3 удержания синхронизма, при-этом блок 2 поиска синхронизма содержит триггер А, первый 5.1, второй 5.2 и третий 5.3 элементы И, первый делитель 6.1 частоты элемент ЗАЛРЕТ 7, накопитель 8 по входу в синхронизм, первый 9.1 и второй 9.2 расширители импульсов, а блок 3 удержания синхронизма содержит второй делитель 6.2 частоты, регистр 10 сдвига, коммутатор II, блок 12 стро- бировакия.

Накопитель 8 по входу в синхронизм (фиг. 2) содержит р D-триггеров 13.113р.

Приемник синхросигнала работает следующим образом.

Исследуемый импульсньш поток поступает на вход приемника, т.е. на вход селектора 1 синхросигнала. Этот импульсный поток представляет собой групповой сигнал импульсной системы передачи с временным уплотнением информации. Поток составлен из примыкающих одно к другому кодовых слов дли- ной m + г, где тип- количество логических символов в синхросигнале и информационной группе (в рассматриваемом случае m 8, m t п 1056).

Предварительно блок выделения так- товых импульсов (не показан) формирует из импульсного потока последовательность Тс1ктозых импульсов, синхронную с импульсным потоком, которая поступает на тактовый вход приемника и далее на вход первого делителя 6.1 частоты, на выходе которого образуются импульсы с частотой циклов F/() с произвольной фазой относительно

5

0

5

0 5 0

5

до 45 JQ5

входного импульсного потока (ддесь F - тактовая частота). Главная задача приемника - обеспечить правильную фазировку выходных импульсов (управляющих для остального приемного оборудования) и импульсного потока, который подлежит обработке в приемном оборудовании.

С выхода первого делителя 6.1 частоты несинхронизированные цикловые импульсы (фиг. За) поступают на первый вхсд триггера 4 и устанавливают на его выходе (фиг. Зг) потенциал логической I, поступающей на вход первого элемента И 5.1. По истечении Некоторого времени на другой его вход (фиг. За) через вход блока 2 поступает с выхода селектора 1 синхросигнала синхроимпульс или ложный импульс, который г-роходит на сигнальный вход (фиг. Зб) первого расширителя 9.1 импульсов, на тактовый вход которого

поданы тактовые импульсы.

I

I

Пусть это будет один из ложных

импульсов (случай V). При этом на выходе первого расширителя 9.1 формируется короткий импульс (фиг. Зд), задержанный относительно входного импульса на один тактовый интервал. Этот импульс поступает на вход триггера 4 и перебрасьшает его в состояние логического О, сигнал (фиг. Зг) которого на входе первого элемента И 5.1 запрещает дальнейшее прохождение

импульсов через него с входа блока 2. Этот же импульс (фиг. Зд) подается на управляющий вход первого делителя 6,1 и устанавливает его триггеры в начальное состояние а (а , a2...), где а, О или 1, i 1,...,1, 3;- количество тактовых интервалов, укладывающихся между импульсами на его выходе (фиг. Зв) и входе (фиг. Зд) в режиме установившегося синхронизма (фазировки). При этом импульсы на входах элементов И 5.2 (фиг. 3м,л), 5.3, ЗАПРЕТ (фиг. Зе,ж) и блока 12 стробирования (фиг. Зп,т) не совпадают, поэтому на выходах элементов И 5.2; 5.3 и блока 12 стробирования импульсы не формируются, а на выходе элемента ЗАПРЕТ 7 фop o pyeтcя импульс (фиг. Зи), устанавливающий накопитель 8 по входу в синхронизм в нулевое состояние (сигнал на вьо:оде принимает значение логического О), который поступает

на управляющий вход кокпчутатора 11. В этом случае коммутатор I1 пропускает на выход сигналы с первого своего, входа (фиг. Зх).

Второй делитель 6.2 частоты работает автономно и сохраняет установившийся ранее режим синхронизма (до срьша синхронизма), поскольку импульсы (фиг. Зф) с его выхода через регистр 10 сдвига поступают опять на управляющий вход второго делителя 6.2 частоты (фиг. Зд).

10 элемента ЗАПРЕТ 7 в каждом цикле цифрового потока формируется импульс, который поступает на управляющий вход накопителя 8 и устанавливает на его выходе сигнал О (фиг. Зи). Этим

Следующий импульс с выхода первого делителя 6.1 частоты (фиг. Зв) уста- 15 с ;гналом коммутатор 11 переключается навливает на вькоде триггера А сигнал в правое положение н блок 3 удержания 1 (фиг. Зг)

и цикл повторяется. При этом от цикла к циклу происходит постепенное c №щeниe во времени импульсов на выходе первого делителя 6.1 частоты (фиг. Зв) к концу цикла импульсного потока, который в конце цикла фазируется синхросигналом (фиг. За).

Последующий импульс с выхода первого делителя 6.1 частоты образуется уже в нужной фазе (случай р). При этом на входах третьего элемента И 5.3 импульсы 1 (фиг Зе,ж) появсинхронизма переходит в режим автономной работы (описанной вьше).

20 Формула изобретения

Приемник синхросигнала, содержащий последовательно соединенные селектор синхросигнала, сигнальный вход кото- 25 рого является сигнальным входом приемника синхросигнала, блок поиска синхронизма и блок удержания синхронизма, объединенные тактовые входы селектора синхросигнала и блока почисла и тактовьж интервалов, на выходах Е и М расширителей 9.1 и 9.2 осуществляется их расширение

(фиг. Зе,м). Так, случай й t 1 возникает при наличии в цифровом потоке одиночных положительных или отрицательных вставок.

При срьгае синхронизации на выходе

элемента ЗАПРЕТ 7 в каждом цикле цифрового потока формируется импульс, который поступает на управляющий вход накопителя 8 и устанавливает на его выходе сигнал О (фиг. Зи). Этим

с ;гналом коммутатор 11 переключается в правое положение н блок 3 удержания

с ;гналом коммутатор 11 переключается в правое положение н блок 3 удержания

синхронизма переходит в режим автономной работы (описанной вьше).

Формула изобретения

Приемник синхросигнала, содержащий последовательно соединенные селектор синхросигнала, сигнальный вход кото- рого является сигнальным входом приемника синхросигнала, блок поиска синхронизма и блок удержания синхронизма, объединенные тактовые входы селектора синхросигнала и блока по

Изобретение относится к технике связи и м.б. использовано при разработке импульсных систем передачи. Цель изобретения - расширение диапазона синхронизагщи путем увеличения кол-ва стробируемых тактовых интервалов. Приемник синхросигнала содержит селектор 1 синхросигнала, блок 2 поиска синхронизма, который содержит триггер 4, элементы И 5.1, 5.2, 5.3, делитель частоты 6.1, элемент ЗАПРЕТ 7, накопитель 8 по входу в синхронизм, а также блок 3 удержания синхронизма. Поставленная цель достигается введением в блок 2 поиска синхронизма расширителей 9.1 и 9.2 импульсов, а блок 3 удержания выполнен в виде последовательно соединенных коммутатора 11, делителя частоты 6.2 и регистра 10 сдвига, выходы которого соединены с информационными входами блока 12 стробирования. 3 ил.

ляются одновременно, запирают элемент 30 иска синхронизма являются тактовым

ЗАПРЕТ 7, а выходной сигнал 1 поступает на тактовый вход накопитепя 8, в котором первый триггер 13.1 (фиг, 2) формирует на выходе сигнал

входом приемника синхросигнала, причем блок поиска синхронизма содержит последовательно соединенные триггер и первый элемент И, первый делитель

О. По прошествии Р циклов импульс- 35 второй и третий элементы И, ного потока все триггеры 13 обнуляют- элемент ЗАПРЕТ и накопитель по входу ся, а на выходе накопителя образуется в синхронизм, выход которого являет- сигнал 1. Этот сигнал перектпочает ся первым выходом блока поиска син- в левое положение коммутатор 11, ко- хрокизма, сигнальный вход которого торый начинает пропускать сигналы 1 до является вторым входом первого эле- (4«г. Зн) с входа на выход (фиг. Зу) мента И, тактовый вход первого дели- и далее на управляющий вход второго делителя 6.2 частоты, у которого цепь обратной связи по первому входу коммутатора 11 оказывается, разомкнутой (фиг. Зх). На этом процесс перехода приемника в режим установившегося синтеля частоты является тактовым ВУОДОМ блока поиска синхронизма, о т л и - чающийс я тем, что, с целью 45 расширения диапазона синхронизации путем увеличения количества строби- руемых тактовых интервалов, введены

хронизма завершается.в блок поиска си гхронизма первый и

В этом режиме импульс логического второй расширители импульсов, такто- 0 (фиг. Зп) на дополнительном входе 50 °Д которого объединен с тактоблока 12 стробирования совпадает по времени с импульсом логической i. (фиг. 3т) на одном из его входов, а на одном из его выходов формируется импульс управления (фиг. Зу).

Чтобы не нарушалось условие совпадения импульсов в случае опоздания или преждевременного поступления синхросигнала в пределах допустимого

входом приемника синхросигнала, причем блок поиска синхронизма содержит последовательно соединенные триггер и первый элемент И, первый делитель

второй и третий элементы И, элемент ЗАПРЕТ и накопитель по входу в синхронизм, выход которого являет- ся первым выходом блока поиска син- хрокизма, сигнальный вход которого является вторым входом первого эле- мента И, тактовый вход первого дели-

теля частоты является тактовым ВУОДОМ блока поиска синхронизма, о т л и - чающийс я тем, что, с целью расширения диапазона синхронизации путем увеличения количества строби- руемых тактовых интервалов, введены

5

вым входом первого расширителя импульсов и соединен с тактовым входом первого делителя частоты, выход которого соединен с сигнальными входами второго расширителя импульсов н триггера, к установочному входу которого подключен установочный вход первого делителя частоты и первый выход первого расширителя импульсов, к сиг5-U

напьному входу которого подключен вьг- ход первого элемента И, второй выход первого расширителя импульсов является вторым выходом блока поиска синхронизма, третьим выходом которого является выход второго элемента И, к первому и второму входам которого подключены соответственно третий выход первого расширителя импульсов и первый выход второго распирителя пульсов, второй выход которого соединен с входом Запрет элемента ЗАПРЕТ и п«рвьт, входом третьего элемента И, к второму входу которого под- ключей вход разрешения элемента ЗАПРЕТ и Четвертый выход первого расширителя импульсов, выход третьего элемента И соединен с тактовым входом накопителя по входу в сннхрониэм, к управляющему входу которого под- к дачен выход элемента ЗАПРЕТ, при этом к второму и третьему входам блока удержания синхронизма подключены соответствующие выходы блока поиска

cputi

(put. 3

Составитель И, Грацианская Редактор А. Маковская Техред Л.Олийнык Корректор В, Романенко

Заказ 4698/57 Тираж 660 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. V/S

296

синхронизма, к тактовому входу блока удержания синхронизма подключен тактовый вход приемника синхросигнала, а блок удержания синхронизма выполнен в виде последовательно соединенных коммутатора, первый и второй управляющие входы которого являются первым и третьим входами блока удержания синхронизма, второго делителя частоты и регистра сдвига, К выходов которого соединены с К информационными входами блока стробирования, К ВЬЕХОДО которого являются выходами блока удержания синхронизма и приемника синхросигнала, а дополнительный вход блока стробировакия является вторым входом блока удержания синхронизма, к сигнальному входу ко№-1утатора подключен дополнительный выход регистра сдвига, к тактовому входу которого подключен тестовый вход второго делителя частоты, который является тактовым входом блока удержания синхронизма.

LUJ

S