Устройство для вычисления корней Советский патент 1988 года по МПК G06F15/32 

Изобретение относится к вычисли- . тельной технике и может быть использовано в системах управления реального времени для построения специ- , алнзированных вычислительных устройств и функциональных преобразователей информации.

Цель изобретения - повьшение быстродействия.fO

Иа чертеже представлена схема устройства.

Устройство содержит блок 1 прираения функ11(ии, сумматор 2 функции, первый 3 м второй 4 шифраторы, сумма- 15 торы 5 приращения корня, комбинационный сумматор б, регистр 7 приращения корня, дешифратор 8, сумматор 9 корня, схему 10 сравнения с константой, блок 11 управления, вход 12 за- 20 пуска, информационный вход 1.3 и выход 14 устройства. Блок II управления содержит элемент ИЛИ 15, ждущий мультивибратор 16, элементы 7-2 задержки, элемент И 22. Устройство работает следующим образом.

Перед началом работы устройства в сумматор 2 функции заносится на- 30 чальное значение заданной функции

0, - к-,. ...+ а,, ко-, торое, например, для нулевого началь- ного значения корня (Хд 0) равно значению коэффициента а,,. В регист- jj ры и сумматоры блока приращения функции заносятся значения коэффициентов aj (п 1,2,...,п), а регистр 7 приращения корня устанавливается в кулевое состояние. На уп- 40 равляющий вход 12 устройства поступает запуска, который, проходя . через элемент ИЛИ блока 11 управления, запускает ждущий мультивибратор, формирующий управляющие сиг- 45 налы на выходе блока 11 управления. В первом такта первый шифратор 3 формирует на своем выходе и вьщает на первый вход сумматора 5 приращения корня код номера (К)старшего CQ значащего разряда значения функции f,. поступающего с выхода сумматора 2 функции на вход первого шифратора 3. В этом же такте второй шифратор 4 формирует на своем выходе и 55 выдает на второй вход сумматора 5 приращения корня код номера (га„) старшего значащего разряда приращения функции U f, которое поступает с выхода

блока 1 приращения функции и на первой итерации работы устройства равно нулю, т.е. на выходе первого шифратора 4 - нуль. На третий вход сумматора 5 приращения корня также поступает нуль на первой итерации с выхода регистра 7 приращения корня - код „. На выходе сумматора 5 приращения корня во втором такте вычисляется код номера 1 старшего значащего .разряда приращения корня в соответствии с выражением

1, К, -с „ - т,.

Знак приращения корня формируется с помощью комбинационного сумматора 6 в соответствии с выражением

signCuX,-., ) -sign(f;)x s sign(uf; )-sign(uX; ),

т.е. знак приращения для следующей итерации равен произведению знаков функции (f), ее прираь ения (), и приращения корня (йХ) на предьщущей итерации, причем это произведение берется с обратным знаком, т.е. знак формируется с помощью комбинационного сумматора 6, причем используется ei o инверсный выход. Для формирования знака приращения корня вместо комбинационного сумматора 6 можно использовать блок, содержащий- трех- входовьй элемент И с инвертором на выходе. Код приращения корня 1,.-со знаком &Х, фиксируется в регистре 7 приращения корня в третьем такте, С выхода дешифратора 8 значение прира- ш,ения ДХ I 2 подается на вход сумматора. 9 корняJ где оно в четвертом такте прибавляется (или вычитается в зависимости от.знака регистра 7 приращения корня) к предыдущему значению корня XQ в соответствии с формулой X, Хо ±йХ,, т.е.

,-г.

- X,

+ sign(uX,-2

В четвертом такте блок I приращения функции начинает вычислять приращение функции ufj для нового значения корня X,, Количество затрачивае- мьгх для этого тактов зависит от вида функции f( . После окончания этого процесса с управляющего выхода блока 1 приращения функции поступает сигнал на второй вход блока 11 управления, который выдает разрешающий сигнал на управляющий вход сумматора

3,4

2функции, где вычисляется новое значение функции f fg + ufI, и разрешающий сигнал на управляющий вход схемы 10 сравнения, где происходит сравнение величины приращения ДХ с заданной точностью . Если U X , то схема i О сравнения выдает сигнал на блок I1 для продолжения итерационного процесса. Сигнал с выхода схемы 10 сравнения запускает ждущий мультивибратор блока 11 управления, который вьщает управляющие сигналы на другие блоки устройства, функционирование которых происходит аналогично преды- дущей итерации. В первом такте первый

3и второй 4 шифраторы формируют номера старших значащих разрядов значений функции f, и приращения функции

u.f. . т.е. коды К,и т соответственно. Эти коды поступают на первый и второй входы сумматора 5 приращения корня соответственно с положительным и отрицательным знаками. На третий вход сум матора 5 поступает код 1, приращения корня с положительным знаком, так что во втором такте вычисляется код нового приращения корня

Ij К, + 1, - т,.

Знак приращения корня на второй итет рации формируется в .соответствии с выражением

signtuXj) -sign(f, )х

xsignCuf, )-sign(AX,) с помощью комбинационного сумматора 6. В третьем такте код 1 и знак приращения йХ фиксируются в регистре 7 приращения корня. Новое значение . корня Х X, + uXg вычисляется в четвертом такте с помощью сумматора 9 корня, а блок 1 приращения функции формируетновое значение приращения фнукции uf, после чего в сумматоре 2 функции вычисляется новое значение функции, а схема 10 сравнения определяет признак окончания работы устройства, ,, поскольку в этом слу- чае на вход ждущего мультивибратора блока 11 управления не поступает запускающий сигнал с выхода схемы 10 сравнения.

Формула изобретения

1. Устройство для вычисления корней, содержащее блок приращения функг ции, сумматор функции, -схему сравне5

5

j

0 0

5

5

5

ния с константой и блок управления, пр1тчем выход схемы сравнения с константой соединен с первым входом блока управления, первый выход ко-- торого подключен к разрешающим входам сумматора функции и схемы сравнения с константой, отличающееся тем, что, с целью повышения быстродействия, в него введены первый и второй шифраторы,сумматор приращения корня, комбинацион- ньш сумматор, регистр приращения корня, дешифратор и сумматор корня, причем информационный выход блока прира цения функции соединен с первым входом сумматора функции, информационный вход которого подключен к информационному входу устройства, а выход - к информационному входу первого шифратора, информационный вход второго шифратора соединен с выходом блока приращения функции, управляющие входы первого и второго шифраторов подключены к второму вькоду блока управления, третий, четвертый и пятый выходы которого соединены с управляющими входами соответственно сумматора приращения корня, регистра приращения корня и сумматора корня, информационный и знаковый входы которого подключены соответственно к выходу дешифратора и знаковому выходу регистра приращения корня, вькод которого соединен с первым входом комбинационного сумматора, второй и третий входы которого соединены со знаковыми выходами блока приращения функции и сумматора функции, а выход - со знаковым входом регистра приращения корня, информационный вход которого подключен к выходу сумматора приращения корня, первый и второй информационные входы которого соединены соответственно с выходами первого и второго птф- раторов, а третий информационный вход подключен к информационному выходу регистра приращения корня, к входу дешифратора, к первому входу схемы сравнения с константой,второй вход которой соединен с входом задания константы устройства,вькод блока приращения функции соединен с вторым входом блока управления,вход которого подключен к входу запуска устройства, выход сумматора корня соединен с выходом устройства.

2. Устройство по п. 1, о т л и - чающееся тем, что блок управ514414176

ления содержит элемент ИЛИ, ждущий держки, выходы ждущего мультивибра мул тивибратор, пять элементов задер- тора, первого, второго, третьего, жки и элемент И, причем выход элемеи- четвертого и пятого элементов задерж- та ИЛИ подключен через ждущий мультй- ки подключены соответственно к второ- вибратор к цепочке из последователь- му, третьему, четвертому, пятому и но соединенных первого, второго и первому выходам блока управления и третьего элементов задержки, второй первому входу элемента И, подключен- вход блока управления подключен к ноге вторым входом и вьгх,одом соот- цепочке из последовательно соединен- ю ветственно к первому входу блока и ных четвертого и пятого элементов за- второму входу элемента ИЛИ,

Изобретение относится к области вычислительной техники и может быть использовано дри построении специализированных и проблемно ориентированных устройств и функциональных преобразователей для обработки информации в системах реального времени. Цель изобретения - повышение быстродействия. Устройство содержит блок 1 приращения функции,, сумматор 2 функции, шифраторы 3 и 4, сумматор 5 приращения корня, комбинационный сумматор 6, регистр 7 приращения корня, дешифратор 8, сумматор 9 корня, схему 10 сравнения с константой и блок И управления, предназначено для вычисления корней нелинейных уравнений в режиме слежения за быстроиз- меняющимся значением правой части уравнения, отличается от известных высоким быстродействием благодаря использованию шифраторов для формирования приращений корня в виде одного двоичного разряда в определенной позиции кода. 1 з.п. ф-лы, 1 ил. to