Устройство для преобразования двоичного кода в двоично-десятичный Советский патент 1988 года по МПК H03M7/12 

00

СП

Изобретение относится к измерительной и-вычислительной технике, а также к технике средств управления и может быть использовано для преобразования двоичного кода в двоично-десятичный.

Цель.изобретения - сокращение ан- парат.урных затрат.

На чертеже изображена функциональ ная схема предлагаемого ус ройства.

Устройство содержит информационные входы 1, вход 2 Начало преобразования, генератор 3 тактовых импульсов, многовходовой элемент И 4, двоичные вычитающие счетчики 5-6, формирователь 7 сигнала записи, мультиплексор 8, шифратор 9, параллельные двоично-десятичные декадные сумматоры 10-12, регистр 13 промежуточных сумм, выходной регистр 14 и выходы 15.

Схема работает следующим образом,

В исходный момент времени на вход 1 устройства приходит код, при этом группа младших разрядов проходит через первьш вход мультиплексора 8, выходы которого соединены с первыми входами первого параллельного двоично-десятичного декадного сумматора 10 мпацши-к разрядов. Результат сложения поступает на вход регистра 13 промежуточных сумм. С приходом импульса правильности входной информации (сигнал Пуск) по переднему фронту вырабатывается импульс начальной установки (Установка О) и импульс записи форш1рователем 7 сигнала записи, которьй записывает двоич- код группы старших разрядов в первый двоичный вычитающий счетчик 5 и п-й двоичный вычитающий счетчик б и устанавливает в О выходной регистр 14 по заднеь у фронту Пуск. По заднему фронту выходного импульса формирователя 7 сигнала записи происходит запись в регистр 13 промелсуточ- ных сумм информации. На выходах двоичных вы штающих счетчиков 5 и 6 формируется уровень логической единицы, если записанньш в них двоичный код отличен от нуля. С выходов двоичных вычитающих счетчиков 5 и б информация поступает на входы многовходоко- .го элемента И 4 и на вкод шифратора 9. Если на входы многовходового элемента И 4 приходит хотя бы одна логическая еддница, то на его -выходе появляется логическая единица, кото

рая поступает на управлянщии гзход мульти1ше;ксора 8 и -переключает его на пропускание информа и1и со BTOpofi групиь входов .

В таблице приведены значения дополнительного десятичного кода, формируемого lш фpaтopoм 9 для двенадцатиразрядного двоичного кода п зависимости от состояния двоичных вычитающих счетчиков 5 и 6t

20

25

О 16 256 272

0

э

0

5

0

5

Так, для восьмиразрядного двоичного кода-требуется дололнительн1,гй код О и 16, а для двенадцатиразрядного двоичного кода требуется дополнительный код 0,16,256 и 272« Допол1штель ные коды с выхода шифратора 9 поступают на зторые входы мультиплексора- 8 и на первьге входы параллельных двоично-десятичных декадных сумматоров 11 и 12,

На вторые входы параллельных двоично-десятичных декадных с -1маторов Ш - 12 поступает код с выхода выходного регистра 14. Результат сложения с выхода параллэльных двомчно -десятичных декадных суммагоров 10 - 12 -поступает на вход регист1 а 13 промежуточных . С приходом следующего импульса ка вход форьшрозателя 7 сигнала записи по переднем / фронту появ-. ляется импульс записи информации в выходной регистр i4 и вычитание логической единицы в двончно-вычитаюащх счетчиках 5 и 6 из ранее заиисанного в них кода. В кояне импульса по заднему фро:с1ту на выходе фop иpoвaтeля 7 сигнала записи формируется .-: записи информации в регнс.тр 13 промежуточных сумм, а затем происходит обработка кода так, как быт.ю ранее описано, о.е. импульсы будут поступать до тех пор, пока на выходах двоично-вычитающих счетчиков 5 и 6 не установится состояние логического нуля, при этом многовходовой элемент И 4 переключает мультиплексор 8 на первую группу входов и формирователь 7 сигнала записи сформирует сигнал Конец преобразования, в результате чего устройство будет готово к обработке следующего двоичного кода.

Формула изобр етения Устройство для преобразования двоичного кода в двоично-десятичный, сЬ- держащее генератор тактовых импульсов, параллельные двоично-десятичные декадные сумматоры, регистр промежуточных сумм, формирователь сигнала записи, выходной регистр, выходы па- раллельных двоично-десятичных декадных сумматоров подключены к входам регистра промежуточных сумм, выходы которого соединень с входами выходного регистра, выходы которого являют- ся выходами устройства и соединены с первыми входами параллельных двоично- десятичных декадных сумматоров, в ход разрешения записи регистра промежуточных сумм соединек с первым вмхо- дом формирователя сигнала записи, первый вход которого соединен с выходом генератора тактовых импульсов, отличающееся тем, что.

0

5 0 5 0

с целью сокраще1П5я аппаратурных затрат, оно содержит мультиплексор, многовходовый элемент И, двоичные вычитагацие счетчики и щифратор, причем выходы мультиплексора соединены с вторыми входами первого параллельного двоично-десятичного декадного сумматора млaдш x разрядов, а первые и вторые входы подключены соответственно к входам мпадщих разрядов устройства и к выходам младших разрядов шифратора, выходы старших разрядов которого соединены с вторыми входами параллельных двоично-десятичных декадных сумматоров, а управляющие входы соединены с выходами двоичных вычитающих счетчиков и соответствукяци- ми входами многовходового элемента И, выход которого соединен с управляющим входом мультиплексора и вторым входом фopмIipoвaтeля сигнала записи, третий вход которого соединен с входом запуска генератора тактовых импульсов и входом Начало преобразования устройства, вход сброса выходного регистра и входы разрешения записи двоичных вычитающих счетчиков соединены с вторым выходом формирователя сигнала записи, входы разрешения записи выходного регистра и двоичных вычитающих счетчиков соединены с первым выходом формирователя сигнала записи.

Изобретеьше относится к из мери- тельной, вычислительной технике и технике средств управления и может быть использовано для преобразования двоичного кода в двоично-десятичный. Цель изобретения - сокращение аппаратурных затрат. Устройство, содержащее генератор 3 тактовых импульсов, параллельные двоично-десятичные декадные сумматоры , регистр 13 промежуточных сумм, выходной регистр 14, содержит дополнительно шифратор 9, мультиплексор 8 и двоичные вычитающие счетчики 5-6 с соответствующими , связями. 1 ил. ,