Входные последовательности X(t) и Y(t) поступают на вход устройства в виде последовательностей цифровых отсчетов:
I
где n - номер отсчета отображенной
последовательности, ,1,2,..., N -1; .
б) отыскание значения сигнала SCtCn )), соответствующего времени
s(t(n ))K(n )s(t(n ))-S(tp(n) +
4S(tp(n )),- (7)
где К(п) дробная частьзначения t(n ),
t(n ) A+U(18)
ся в режим чтения, С окончанием N тактов чтения из блоков 7 и 12 памяти они переводятся в режим записи и на них подается последовательность
« -П 1 М -1
А
tp(n )A.,
целая часть значения tAn },
в) отыскание значения отображенного сигнала
S(n )M(n ).S(n ); (19)
М(п ) - ,п ;
С учетом (20) и (17) перепишем
(19): г . S (n )M(n )K(n )s(t(n )S(tp nO)+S(tp(n )) . -, S (n )K(n )S(t(n ))-S(tp(n))J +
4-M(n )S(tp(n )),(21)
K (n)M(n )-K(n )., (22) Значения К (п ), M(n ), t(n ), tp(n ) вычисляются заранее и заносятся в соответствующие разряды запоминающей ячейки блока .., соответствующей шагу вычисления п-го отсчета отображенной последовательности S4n )o В одной ячейке записывается в виде одного слова совокупность вычисленных значений К (п ), М(п ), являющихся коэффициентами для перемножения 5 значений t(n ) и tp(n ), являющихся адресами для считывания отсчетов в исходной последовательности S(n), коды чисел, являющихся адресами либо считьшания, либо записи блоков памяти, а также логические значения управляющих сигналов, определяющих режим работы функциональных узлов
Работа блоков 1-14 заключается в следующем
из адресов записи ,1) - В это время на блоки 3 и 8 памяти начинает подаваться последовательность из N пар адресов t (п ) и
10 tp(n ), поступающая соответственно на их адресные входы, на входы умножителей 5 и 10 - последовательность из N коэффициентов К (п ), а на входы умножителей 13 и 14 - по15 следовательность коэффициентов М(п ). Считанные с выходов блоков 3 и 8 памяти значения X(t(n )) иY(t(п )) поступают на входы соответствующих вычитателей 4 и 9, считанные с других выходов блоков 3 и 8 памяти значения X(t|,(nO) и Y(tp(n )) поступают на входы вычитателей 4 и 9 и на
20
5
30
35
40
входы соответствующих умножителей 13 и 14. С выходов вычитателей снимаются значения соответственно X())-X(tp(n )) и Y(t,(n ))- -Y(tp(n )), которые поступают на входы соответствующих умножителей 5 и 10. С выходов умножителей 5 и 10 снимаются значения соответственно К (п )x(t(n ))-X{tp(n )) и к (п ) У(1ц (п ))-Y(tp(n )) , которые поступают на входы соответствующих сумматоров 6 и 11, с выходов умножителей 13 и 14 снимаются значения соответственно М(п ) X(tp(n )) и М(п )Y(tp(n )), которые поступают на входы соответствующих сумматоров 6 и 11. С выходов сумматоров 6 и 11 вычисленные значения отсчетов ото- . бражений соответственно
X (n )K (n )x(t,(n ))- -X(tp(n ))+M(n )X(tp(n ));
,.„.......Y (n )K (n )LY(t(n ))-Y(tp(n )
Обработка последовательностей сиг-45 (п )Y(tp(n )1(23)
налов Х(п) и Y(n) начинается с-цикла их записи соответственно в блоки 3 и 8 памяти. Отсчеты поступают на их информационные входы, а на их управляющие входы с блока 2 поступа- §0 ют сигнал, удерживающий их в режиме записи в течение N тактов, и последовательность адресов в виде кодов чисел от О до N-1. На управляющие входы блоков 7 и 12 в это время пода- - о р м у ется сигнал, удерживающий их в режиме чтения в течение N тактов„ По окончании N тактов записи в блоки 3 и 8 памяти они сразу же переводят
поступают на информационные входы соответствующих блоков памяти 7 и 12, где записываются по соответствующим адресам. По окончании N тактов записи блоки 7 и 12 памяти переводятся снова в режим чтения, записи или хранения в соответствии с записанной в блоке 2 программой.
ла изобретен
Устройство для вычисления мультипликативной свертки по авт.св,№ 1251106,
1723
ся в режим чтения, С окончанием N тактов чтения из блоков 7 и 12 памяти они переводятся в режим записи и на них подается последовательность
« -П 1 М -1
из адресов записи ,1) - В это время на блоки 3 и 8 памяти начинает подаваться последовательность из N пар адресов t (п ) и
10 tp(n ), поступающая соответственно на их адресные входы, на входы умножителей 5 и 10 - последовательность из N коэффициентов К (п ), а на входы умножителей 13 и 14 - по15 следовательность коэффициентов М(п ). Считанные с выходов блоков 3 и 8 памяти значения X(t(n )) иY(t(п )) поступают на входы соответствующих вычитателей 4 и 9, считанные с других выходов блоков 3 и 8 памяти значения X(t|,(nO) и Y(tp(n )) поступают на входы вычитателей 4 и 9 и на
20
5
30
35
40
входы соответствующих умножителей 13 и 14. С выходов вычитателей снимаются значения соответственно X())-X(tp(n )) и Y(t,(n ))- -Y(tp(n )), которые поступают на входы соответствующих умножителей 5 и 10. С выходов умножителей 5 и 10 снимаются значения соответственно К (п )x(t(n ))-X{tp(n )) и к (п ) У(1ц (п ))-Y(tp(n )) , которые поступают на входы соответствующих сумматоров 6 и 11, с выходов умножителей 13 и 14 снимаются значения соответственно М(п ) X(tp(n )) и М(п )Y(tp(n )), которые поступают на входы соответствующих сумматоров 6 и 11. С выходов сумматоров 6 и 11 вычисленные значения отсчетов ото- . бражений соответственно
X (n )K (n )x(t,(n ))- -X(tp(n ))+M(n )X(tp(n ));
(п )Y(tp(n )1(23)
о р м у
поступают на информационные входы соответствующих блоков памяти 7 и 12, где записываются по соответствующим адресам. По окончании N тактов записи блоки 7 и 12 памяти переводятся снова в режим чтения, записи или хранения в соответствии с записанной в блоке 2 программой.
ла изобретен
о р м у
Устройство для вычисления мультипликативной свертки по авт.св,№ 1251106,
7
отличающееся тем, что, с целью повьппения помехоустойчивости, в него введены четыре блока памяти, два сумматора, два вычитателя, четыре умножителя, блок постоянной памяти и счетчик, информационный выход которого подключен к адресному входу блока постоянной памяти, первый выход которого подключен к адресным выходам первого, второго, третьего и четвертого блоков памяти, входы управления записью-считьшанием которых подключены к второму выходу блока постоянной памяти, третий выход которого подключен(К первым входам первого и второго умножителей, выходы которых подключены к первым входам соответственно первого и второго сумматоров, выходы которых подключены к информационным входам соответственно третьего и четвертого блоков памяти, выходы которых подключены к входам соответственно первого и второго операндов первого бло ка быстрого преобразования Фурье,
1451723
0
5
5
0
выходы реальной части первого и второго блоков памяти подключены к первым входам соответственно первого и второго вычитателей, выходы которых подключены к первьв входам соответственно третьего и четвертого умножителей, выходы которых подключены к вторым входам соответственно первого и второго сумматоров, выход меньшей части первого блока памяти подключены к второму входу первого вычитателя и второму входу первого умножителя, выход мнимой части второго блока памяти подключен к второму входу второго вычитателя и второму входу второго умножителя, четвертый выход блока постоянной памяти подключен к вторым выходам третьего и четвертого умножителей, информационные входы первого и второго блоков памяти являются соответственно первым и вторым информационными входами устройства а счетньш вход счетчика подключен к выходу генератора тактовых импульсов.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для масштабирования | 1987 |
|
SU1444757A1 |
Устройство для решения систем линейных алгебраических уравнений | 1986 |
|
SU1325508A1 |
Способ моделирования нейрона и устройство его осуществления | 1988 |
|
SU1589296A1 |
Генератор функций Уолша | 1984 |
|
SU1241218A2 |
Цифровой фильтр | 1988 |
|
SU1555826A1 |
Устройство для масштабирования | 1989 |
|
SU1649565A1 |
Устройство для вычисления функций | 1987 |
|
SU1411775A1 |
Устройство для операций над матрицами | 1985 |
|
SU1292008A1 |
Устройство для ортогонального преобразования цифровых сигналов по Фурье-Чебышеву | 1983 |
|
SU1136181A1 |
Устройство для выполнения преобразования Фурье | 1985 |
|
SU1278887A1 |
Изобретение относится к вычислительной технике, связи и может быть использовано для спектрального и корреляционного анализа электрических сигналов, представленных в цифровой форме. Цель изобретения повьшение помехоустойчивости. Поставленная цель достигается за счет того, что в состав устройства входят счетчик 1, блок постоянной памяти 2, блок памяти 3, вычитатель 4, умножитель 5, суматор 6, блоки памяти 7,8, вычитатель 9, умножитель 10, сумматор 11, блок памяти 12, умножители 13 и 14, блок быстрого преобразования Фурье 15, блок разделения спектров 15, блок согласованных фильтров 17,18, блок смешения спектров 19, блок быстрого преобразования Фурье 20, генератор тактовых импульсов 21, блок управления 22, блок постоянной памяти коэффициентов 23 и шина управления 24. 1 ил. (Л С
Устройство для вычисления свертки | 1985 |
|
SU1251106A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1989-01-15—Публикация
1987-04-27—Подача