Устройство для вычисления полинома @ -й степени Советский патент 1989 года по МПК G06F7/544 

twA

1

Изобретение относится к вычислительной технике и моясет быть применено в специализированных вычислителях ,

Цель изобретения - упрощение устройства.

На чертеже представлена функциональная схема предлагаемого устрой- ства.

Устройство содер;«кгт элементы И 1 первой гоуппы, элементы И 2 второй группы, элементы 3 группы, первый блок 4 памяти, второй блок 5 . памяти, регистр 6, первый элемент ШШ 7, элементы И 8 третьей группы, первый сумматор 9, счетчик 10, дешифратор 11, третий блок 12 памяти, коммута;тор 13, второй сумматор 14, элементы И 15 четвертой группы,элементы 16-20 задержки соответственно с первого по пятый и второй элемент ИЛИ 21.

Устройство функционирует следующим .

Вычисление полинома реализуется по следующему алгоритму:

о

+ а , X

П-1

+ ...

+ а С. ..ехр,, (,;

(log, а + logjx) + + а, ) + log,;, ,. а,).

где

п - степень многочлена;

X - аргумент многочлена; а (т 0,...,п) - действительные коэффициенты. Сигнал- Пуск подается на вторые входы элементов И 1 группы и разрешает прием коэ4)фициента а с входом устройства ч€;рез элементы И 1 и элементы ИЛИ 3 группы на адре ные входы первого блока 4 памяти. Затем по значению а из первого блока 4 памяти выбирается значение логарифма и посьшается на входы первого слагаемого второго сумматора 14„ Одновременно с этим по значению х из второго блока 5 памяти логарифма выбирается значение логарифма и подается в регистр 6. Сигнал Пуск, пройдя через первый элемент ИЛИ 7, подается также на первые входы элементов И 2 второй группы и разрешает передачу значения logjj x из регистра 6

4641562

через элементы И 8 на входы второго слагаемого сумматора 14, в котором вычисляется сумма ( + 5 loSix). После этого по полученной сумме из третьего блока 12 памяти выбирается значение экспоненты ехр ( + log,j,x) и посьшается на входы второго слагаемого сумма- 10 тора 9. Одновременно с этим значение степени п после задержки в третьем элементе 18 задержки с входа степени Устройства подается в счетчик 10. В соответствии этому зна- 15 чению. счетчика 10 на п-м выходе дешифратора 11 формируется сигнал, который подается на управляющие входы коммут атора 13, разрешает передачу коэффициента а, на входы 20 первого слагаемого первого сумматора 9, в котором вычисляется сумма А ехрг. ( + ) + а, .

Затем сигнал с п-го выхода дешиф- ipaTopa 11, пройдя через второй эле- 25 мент ИЛИ 21, после задержки в чет- вертом элементе 19 задержки подается на вторые входы элементов И 15 четвертой группы и разрешает передачу значения А с выходов первого - 30 сумматора 9 на адресные входы первого блока 4 памяти, откуда выбирается значение логарифма . и посылается на входы первого слагаемого второго сумматора 14. Одновременно 25 с этш сигнал с п-го выхода дешифратора 11, пройдя через второй элемент ИЛИ 21, и после задержки на первом элементе 16 задержки, пройдя через первый элемент ИЛИ 7, подает- 40 .ся также на вторые входы элементов И 2 второй группы и разрешает пере- дачу значения из -регистра 6 на входы второго слагаемого второго сумматора 14. Во втором сумматоре 14 45 ь ляется сумма, соответственно которой из третьего блока 12 памяти выбирается значение экспоненты exp2( + loggx) и посылается на входы второго слагаемого первого .сумматора-9. Сигнал с п-го выхода дешифратора 11, пройдя чере второй элемент ИЛИ 21, после задержки в пятом элементе 20 задержки подается также на вход вычитания единицы счетчика 10 и в нем получается значение (п-1), соответственно кото-, рому на (п-1)-м выходе дешифратора 11 формируетх:я сигнал. Этот сигнал подается на управляюпще входы ком50

55

мутатора 13 и разрешает передачу коэффициента а2, на входы первого слагаемого первого сумматора 9, в котором вычисляется сумма В exp2.(log,2,A + iog,.,x) + а. После этого сигнал с (n-l-)-ro выхода дешифратора 11 после задержки на первом элементе 19 задержки подается на вторые входы элементов И 15 четвертой группы и разрешает передачу значения В с выходом первого сумматора 9 на адресные первого блока 4 памяти. По значению В из первого блока 4 выбирается значение логарифма log2.B и посьтается на входы первого слагаемого второго сумматора 14. Одновременно с этим сигнал с (п-1)-го выхода дешифратора 11 подается также на вторые входы элементов И 2 второй группы и разрешает передачу значения logjX из регистра 6 на входы второго слагаемого второго сумматора 14, в котором вычисляется сумма (logjB + + ), соответственно которой из jтретьего блока 12 памяти выбирается значение экспоненты + + ) и 11осьшается на входы второго слагаемого первого сумматора 9 Сигнал с (n-l)-ro выхода дешифратора 11 подается также на вход вычитания единицы счетчика 10 и в нем получается значение (п-2), соответственно которому на (п-2) выходе дешифратора 11 формируется сигнал, Далее повторяется процесс, аналогичный описанному, пока в счетчике 10 не получается единица. При этом значении счетчика 10 на первом выходе дешифратора 11 формируется сигнал, который подается на управляюпщй вход коммутатора 13 и разрешает передачу коэффициента а„ на входы первого слагаемого первого сумматора 14, в котором вычисляется сумма Р(х) (...exp(log,j,B + log2x) + ...+ а„), т.е. вычисляется многочлен. Этот же сигнал с первого выхода дешифратчу- ра 11 после задержки подается на вход вычитания единицы счетчика 10 и в результате вычитания единицы в счетчике 10 получается О. Этому значению счетчика 10 соответствует сигнал на нулевом выходе дешифратора 11, который подается на управляющие входы коммутатора 13 и разрешает передачу содержимого Р(х) на входы устройства.

Формула изобретения

Устройство для вычисления поли- нома п-й степени, содержащее два блока памяти,- два сумматора, счетчик, дешифратор, коммутатор, регистр и первый элемент задержки,причем выход счетчика соединен с входом дешиф- 10 ратора, выходы с первого по п-й дешифратора соединены с управляющими входами коммутатора, выходы которого соединены с входами первого слагаемого первого сумматора, о т л и ч а - 15 ю щ е е с я тем, что, с целью упрощения, устройство содержит третий блок памяти, четыре группы элементов И, группу элементов ИЛИ, элемент ИЛИ, пять элементов задержки, причем - 20 входы старшего коэффициента полинома устройства соединены с первыми входами элементов И первой группы, вькоды которых соединены с первыми входами элементов РШИ группы, выходы 25 которьк соединены с адресными входами первого блока памяти, выходы которого соединены с входами первого слагаемого второго сумматора, входы второго, слагаемого которого соединены с выхода- 0 ;Ми элементов И второй группы,первые входы которых соединены с выходами регистра, информационные входы которого соединены с выходами второго блока памяти, адресные входы которого со- :единены с входом аргумента устройства, вход запуска которого соединен с вторыми входами элементов И первой группы, и с первым входом первого элемента РШИ, выход которого соединен с вторыми входами элементов И второй группы, второй вход первого элемента 1ШИ соединен через первый элемент задержки с выходом второго элемента ИЛИ, входы которого соединены с выходами соответственно с первого по п-й дешифратора, первый выход дешифратора через второй элемент задержки соединен с вычитающим входом счетчика, вход записи которого соединен через тре- 0 тийапемент задержки с входом показателя полинома п устройства, выход признака нулевого состояния дешифратора соединен с первыми входами ,элементов И третьей группы, выходы 5 i которых соединены с выходом результата устройства, вторые входы элемен- Iтов И третьей группы соединены с : первыми входами элементов И четвер5

0

5

5 14641566

той группы, выходы которых соединены с вычитающим входом счетчика, выходы

с вторыми входами элементов ИЛИ труп-второго сумматора соединены с адпы, вторые входы элементов И четвер-ресными входами третьего блока памятой группы соединены через четвер-ти, выходы которого соединены с вхо

тый элемент задержки с входами пер-дами второго слагаемого первого сумвого и пятого элементов задержки иматора, входы младших коэффициентов

выходом второго элем:ента Ш1И, выходполинома соединены с соответствующими

пятого элемента задержки соединенинформационными входами коммутатора.

Изобретение относится к области вычислительной техники и может быть применено в специализированных вычислителях. Целью изобретения является упрощение устройства. Устройство содержит элементы И 1 первой группы, элементы И 2 второй группы, эле менты ИЛИ 3 группы, первый 4 и второй 5 блоки памяти, регистр 6j первый элемент ШШ 7, элементы ИВ,, третьей группы, первый сумматор 9,счетчик 10, дешифратор 115третий блок 12 памяти, коммутатор 13, второй сумматор 14, элементы И-15 четвертой группы, элементы задержки 16-20 со- ответстБенно с первого по пятый, второй элемент ИЛИ 21. Устройство функционирует, вычисляя полином П-Й степели на основе формулы Горнера. 1 ил. ffg ПуСХ (Л