Устройство регистрации ошибок Советский патент 1989 года по МПК H04B3/46 

4

00 СО Ј О

Изобретение относится к электросвязи, может быть использовано для контроля каналов связи в системах с кодом ЗВ4В.Цель изобретения - повышение достоверности .

На чертеже представлена структурная электрическая схема устройства регистрации ошибок.

Устройство регистрации ошибок содержит вход 1 двоичного сигнала, вход 2 тактового синхросигнала, вход 3 синхросигнала двоичных групп, последовательный регистр 4, параллель- ный регистр 5, первый дешифратор 6, инвертор 7, второй дешифратор 8, первый, второй, третий и четвертый D-триггеры 9-12, первый и второй формирователи 13 и 14 импульсовв элемент ИЛИ 15, счетчик 16, блок 17 индикации.

Устройство регистрации ошибок работает следующим образом.

Формирование кода сигнала типа ЗВ4В на передающей стороне может осу- 1цествляться, например, в соответствии с табл. 1 о

Двоичные группы могут быть расположены и в другом порядке, это не будет влиять на работу устройства регистрации ошибок. Рядом с каждой кодовой группой указано значение цифровой суммы (ЦС) в ней, вычисляемое как алгебраическая сумма ампли- туд импульсов в кодовой группе при условии, что символы кода 0 и 1 пере-1- даются импульсами напряжения с нормированными амплитудами -1 и +1 соответственно. Над каждом из двух столб-1- цов кодовых групп указано значение цифровой суммы на границе кодовых Групп, при котором может появиться данная кодовая группа. Из табл. 1 следует, что при отсутствии ошибок в принимаемом сигнале крайние значения цифровой суммы на границах кодовых групп принимают два значения и . Любая одиночная ошибка увеличивает данные значения по абсолютной величине и в этом случае они с вероятностью единица будут равны и . Регистрация указанных значений цифровой суммы ( и ) на границе кодовых групп позволяет контролировать все одиночные ошибки, возникающие при передаче сигнала. При этом условия регистрации ошибок практически не изменяются при изменении статистических свойств исходного двоичного сигнала.

Двоичный сигнал записывается в последовательный регистр 4 тактовым синхросигналом и затем переписывается в параллельный регистр 5 синхросигналом двоичных групп. Представленные в параллельном виде в течение четырех двоичных тактовых интервалов четыре символа линейного сигнала на выходе параллельного регистра 5 анализируются на первом дешифраторе 6„ Таблица истинности первого дешифратора представлена в табл„ 2.

Здесь Х,-Х4, соответственно первый, второй, третий и четвертый символы в двоичной группе, представленные в параллельном виде на выходе параллельного регистра 5, a Yj-Yj.- сигналы на соответствующих выходах первого дешифратора 6. Появление единичного уровня на одном из выходов (Y.,, Y, У3, Y4, Ys) соответствует следующим значениям ЦС в двоичной группе: -4, -2, 0, +2, +4„

Значения цифровой суммы в двоичной группе суммируются на втором дешифраторе 8 с цифровой суммой на границе кодовых групп, поступающей в двоичном виде (10-ЦС 0; 01-ЦС +2) на входы второго дешифратора 8 с выходов второго и третьего D-триггеров 10 и 11. Синхросигнал кодовых групп с выхода инвертора 7 записывает новое значение цифровой суммы на границе кодовых групп в D-триггеры 9- 12,

Таблица истинности второго дешифратора 8 представлена в табл. 3.

Здесь У1-У5 - сигналь с выходов первого дешифратора 6, W$ и Wj - сигналы с выходов второго и третьего D-триггеров 10 и 11, а 7.-7. - сигналы на соответствующих выходах второг дешифратора 8.

При безошибочной работе потенциалы на выходах первого и четвертого D-триггеров 9, 12 равны нулю. Положительная ошибка (прием символа вместо символа 0) приводит к появлению единичного уровня на выходе четвертого D-триггера 12 (значение ), Одновременно на выходе второго формирователя 14 импульсов появляется импульс, который пройдя через элемен ИЛИ 15, регистрируется счетчиком 16 Кроме того, он устанавливает третий D-триггер 11 в единичное состояние,

Изобретение относится к электросвязи, может быть использовано для контроля каналов связи в системах с кодом 3В4В. Цель изобретения - повышение достоверности. Устройство содержит вход 1 двоичного сигнала, вход 2 тактового синхросигнала, вход 3 синхросигнала двоичных групп, элемент ИЛИ 15, счетчик 16, блок 17 индикации. Цель достигается введением в устройство последовательного и параллельного регистров 4 и 5, двух дешифраторов 6,8, инвертора 7, четырех Д-триггеров 9-12 и двух формирователей 13,14 импульсов. В устройстве регистрация значений цифровой суммы на границе кодовых групп позволяет контролировать все одиночные ошибки, возникающие при передаче сигнала. При этом условия регистрации ошибок практически не изменяются при изменении статистических свойств исходного двоичного сигнала. 1 ил.