СИСТЕМА ОБРАБОТКИ ДАННЫХ Советский патент 2005 года по МПК G06F15/16 

1. Система обработки данных, содержащая блок управления, М операционных блоков и М блоков памяти, отличающаяся тем, что, с целью повышения быстродействия при переходе от векторных вычислений к скалярным за счет обеспечения прямого доступа любого из операционных блоков ко всем блокам памяти, в нее введены блок формирования признаков и М блоков связи, причем адресный выход блока управления соединен с адресными входами всех блоков памяти, всех блоков связи и с адресным выходом системы, информационный вход-выход блока управления соединен с информационными входами-выходами всех блоков связи и с информационным входом-выходом системы, управляющие выходы с первого по М-й блока управления соединены с управляющими входами операционных блоков соответственно с первого по М-й, входы признаков обработки с первого по М-й блока управления соединены с выходами признаков операционных блоков соответственно с первого по М-й, входы признаков сбоя с первого по М-й блока управления соединены с соответствующими выходами блока формирования признаков, выход разрешения блока управления соединен с входом разрешения блока формирования признаков, вход пуска блока управления соединен с входом пуска блока формирования признаков и с входом пуска системы, вход управления является входом прерывания системы, информационные выходы операционных блоков соединены с первыми информационными входами соответствующих блоков связи и с соответствующими входами контроля блока формирования признаков, информационные входы операционных блоков соединены с информационными входами соответствующих блоков памяти и и информационными выходами соответствующих блоков связи, информационные выходы блоков памяти соединены со вторыми информационными входами соответствующих блоков связи, дополнительные выходы которых соединены с входами разрешения соответствующих блоков памяти.

2. Система по п.1, отличающаяся тем, что блок связи содержит дешифратор, элемент ИЛИ, регистр управления и три группы ключевых элементов, причем информационный вход первой группы ключевых элементов является первым информационным входом блока, информационный выход первой группы ключевых элементов соединен с информационным выходом второй группы ключевых элементов, с первым информационным входом-выходом третьей группы ключевых элементов и с информационным выходом блока, информационный вход второй группы ключевых элементов является вторым информационным входом блока, второй информационный вход-выход третьей группы ключевых элементов соединен с информационным входом регистра управления и с информационным входом-выходом блока, информационный вход дешифратора является адресным входом блока, первый выход дешифратора соединен с входом записи регистра управления, второй и третий выходы дешифратора соединены с входами элемента ИЛИ, выход которого является дополнительным выходом блока, первый, второй и третий выходы регистра управления соединены с входами управления соответственно первой, второй и третьей групп ключевых элементов.

3. Система по п.1, отличающаяся тем, что блок управления содержит два мультиплексора, счетчик, накопитель, регистр команд, регистр числа, арифметико-логическое устройство, буферный регистр и группу ключевых элементов, причем выход буферного регистра соединен с информационным входом регистра числа и с адресным выходом блока, информационный вход буферного регистра соединен с выходом арифметико-логического устройства, первый информационный вход которого соединен с выходом первого мультиплексора, первый информационный вход которого соединен с выходом регистра числа, второй информационный вход первого мультиплексора соединен с первым информационным входом второго мультиплексора, с информационным выходом группы ключевых элементов и с информационным входом-выходом блока, соответствующие разряды второго информационного входа второго мультиплексора являются соответственно входом прерывания блока, соответствующими входами признаков сбоя блока, соответствующими входами признаков обработки блока, выход второго мультиплексора соединен с информационным входом счетчика, выход которого соединен с адресным входом накопителя, информационный выход которого соединен с информационным входом регистра команд, соответствующие разряды выхода которого являются соответственно выходами разрешения и соответствующими выходами управления блока, управляющие входы второго мультиплексора и счетчика соединены с соответствующими разрядами выхода регистра команд, вход разрешения которого является входом пуска блока, управляющие входы группы ключевых элементов, первого мультиплексора и арифметико-логического устройства соединены с соответствующими разрядами выхода регистра команд, информационный вход группы ключевых элементов соединен с соответствующими разрядами второго информационного входа второго мультиплексора, со вторым информационным входом арифметико-логического устройства и с соответствующими разрядами выхода регистра команд.

4. Система по п.1, отличающаяся тем, что операционный блок содержит два регистра числа, арифметико-логическое устройство, регистр признаков, два регистра данных и мультиплексор, причем информационный вход первого регистра числа является информационным входом блока, выход первого регистра числа соединен с первым информационным входом арифметико-логического устройства, второй информационный вход которого соединен с выходом второго регистра числа, информационный вход которого соединен с выходом мультиплексора и с информационным выходом блока, выход арифметико-логического устройства соединен с информационными входами регистра признаков и обоих регистров данных, выход регистра признаков является выходом признаков блока, выходы первого и второго регистров числа соединены соответственно с первым и вторым информационными входами мультиплексора, входы управления обоих регистров числа, арифметико-логического устройства, регистра признаков, обоих регистров данных и мультиплексора соединены с соответствующими разрядами управляющего входа блока.

5. Система по п.1, отличающаяся тем, что блок формирования признаков содержит М элементов сравнения, М элементов И и М триггеров, причем первый вход К-го элемента сравнения соединен с вторым входом К-1 элемента сравнения (К=1...М) и с К-м входом контроля блока, выход К-го элемента сравнения соединен с первым входом К-го элемента И и с вторым входом К+1 элемента И (К=1...М), третьи входы всех элементов И соединены с входом разрешения блока, выход К-го элемента И соединен с информационным входом К-го триггера (К=...М), входы синхронизации всех триггеров соединены с входом пуска блока, выход К-го триггера является К-м выходом управления блока (К=1...М).

6. Система по п.1, отличающаяся тем, что блок памяти содержит дешифратор, накопитель и регистр данных, причем информационный вход дешифратора является адресным входом блока, вход разрешения дешифратора является входом разрешения блока, выход дешифратора соединен с адресным входом накопителя, информационный вход которого является информационным входом блока, информационный выход накопителя соединен с информационным входом регистра данных, выход которого является информационным выходом блока.