Запоминающее устройство с самоконтролем Советский патент 1989 года по МПК G11C29/00 

3151352

Изобретение относятся к вычислительной технике и может быть исполь- .зовано для проверки работоспособности блоков памяти.с

Цепь изобретения - повышение быстродействия устройства.

На фиг. 1 изображена структурная схема устройстваJ на фиг. 2 - функциональная схема блока управления. Ю

Устройство содержит блок 1 управления, счетчик 2 адреса, первый 3, второй 4 дешифраторы адреса, первый блок 5 элементов ИЛИ, К блоков 6 памяти (к 1), блок 7 сравнения, ре- 15 гистр 8 сдвига, второй блок 9 элементов ИЛИ, третий блок 10 элементов ИЛИ, адресный вход 11 устройства, соответственно первый 12 и второй 13 входы, режима работы, устройств,- вход. 14 пус-20 ка устройства, информадионньй вход 15, соответственно контрольный 16 и информационный 17 выходы устройства.

Блок .1 управления содержит регистр 18 адреса, .постоянное запоминающее устройство (ПЗУ) 19, регистр 20 команд, дешифратор 21 команд, блок 22. формирования адреса, триггер 23 записи, триггер 24 теста, блок 25 коммутации эталона,, триггер 26 ошибки и гене-30 ратор 27 иьшульсов.

Устройство работает следующим образом.

Устройство имеет три основных режима работы.35

1. Работа - осуществляется только запись и чтение информации в режиме пользования памяти.

2. - осуществляется проверка работоспособности блоков памяти (при 40 необходимости).

3. Проверка - при наличии временной избыточности проверяется правильность записи информации в последнюю адресуемую ячейку в режиме пользова-- 45 ния. .

Первые два режима работы определя- готся кодом, поступающим на вход блока 1 по входу 13 устройства: единичный Q сигнал соответствует режиму.Работа, а нулевой Тест. Дополнительный режим работы задается по входу 12 устройства, причем единичный сигнал соответствует режиму Запись, а ну- ее левой - Чтение. Отсутствие сигнала Пуск по входу 14 и предварительное вьтолнение записи в память определяют третий режим работы Проверка.

В режимах Работа и Запись заносится адрес обращения к памяти в счетчик 2. Адрес поступает на депшф- раторы 3 и 4, определяя тем самым ячейку обращения. Одновременно на информационный вход 15 поступает информация и через блок 10 элементов ИЛИ она поступает на входы регистра 8, устанавливается в 1 триггер 23 записи. Производится запись информации в регистр 8 и далее в блоки 6. После завершения цикла записи блок 1 управления выдает сигнал, который поступает на вход счетчика 2 адреса и осуществляет прием следующего адреса с входа 11 в счетчик 2, и операция повторяется, I

При наличии нуля на входе 12 устройство переходит в режим Чтение. Определение адреса- ячейки происходит как бьшо описано вьаие. Информация с выбранного блока 6 памяти передается на входы блока 5 элементов ИЛИ и затем на вход 17 устройства.

При необходимости пoJ Iьзoвaтeль может вьиолнить проверку работоспособности блоков 6 памяти. Задав соответствующий код на входе 13, он переводит устройство в режим Тест. Блок управления хранит программу с набором команд, определяющих проверку блоков 6 памяти по одному или набору определенных тестовых алгоритмов, таких как бегающий нуль , бегающая единица, шахматное поле и т.д.

Когда будет проверена последняя ячейка блоков б памяти, возбуждается последний выход депшфратора 3. Наличие единицы информирует блок 1 управления об окончании тестового цикла. Третий режим работы дает возможность совместить работу памяти, с проверкой правильности записи при наличии временной избыточности, этот режим работы задается соответствующим кодом на входе 14. В этом случае после режима Запись начинает выполняться проверка правильности занесения информации в последнюю адресуемзш ячейку памяти При этом на счетчике 2 адреса сохраняется прежний адрес, а на регистре 8 информация, которая будет являться эталонной при сравнении. Поскольку каждый из выходов блока 9 элементов ИЖ соединен одновременно с входом выборки блоков 6 памяти и с соответст515135236

вуюпщм входом блока 7 сравнения, тоостальных блоков памяти не учитываетразблокируются те входы блока 7 срав-ся при проверке. В случае несовпаденеш1я, на которые поступает считаннаяния блок 1 управления выдает сигнал

из соответствующего блока 6 памяти выход 16 устройства. Если цикл пррформация. Таким образом, сравниваетсяверки не закончился до поступления но- только считанная информация с эталонным кодом, а информация на выходах

вой команды Пуск, то проверка прекращается .

верки не закончился до поступления но

вой команды Пуск, то проверка прекращается .

Цель изобретения - повышение быстродействия устройства. Устройство содержит блоки памяти, блок управления, первый и второй дешифраторы адреса, первый блок элементов ИЛИ4, БЛОК СРАВНЕНИЯ И РЕГИСТР СДВИГА. ДОПОЛНИТЕЛЬНО ВВЕДЕНЫ ВТОРОЙ И ТРЕТИЙ БЛОКИ ЭЛЕМЕНТОВ ИЛИ и счетчик адреса. 2 ил.