Устройство для сопряжения ЭВМ с внешней памятью Советский патент 1989 года по МПК G06F13/00 

Изобретение относится к вычислит тельной технике и может быть использовано для сопряжения ЭВМ с внешней памятью на магнитной ленте.

Цепью изобретения является увеличение номенклатуры подключаемой внешней памяти.

На фиг.1 представлена блок-схема устройства; на фиг.2 - структурная схема сдвигового регистра; на фиг.З - структурная схема блока управления; . на фиг.4 - структурная схема блока шифрации; на фиг.5 - структурная схема блока синхронизации; на фиг.6 - структурная схема первого счетчика , на фиг.7 - структурная схема блока дешифрации,- на фиг.8 - временная ди- аграмма кодирования и декодирования информации.

Устройство содержит селектор 1 адреса, сдвиговьй регистр 2, блок 3 управления, первый регистр 4 данньк, блок 5 шифрации, генератор 6 импульсов, блок 7 синхронизации, первый счетчик 8, четвертый 9, второй 10 триггеры, блок 11 дешифрации, второй счетчик 12, второй регистр 13 данных, первый 14, третий 15 триггеры, коммутатор 16, регистр 17 команд, выходы 18, группу выходов 20-26, входы 27 - 30, группу входов 31-34.

..Сдвиговый регистр 2 (фиг.2) содержит элемент ИЛИ 35, элемент НЕ 36 и регистр 37.

Блок 3 управления (фиг.З) содержит элемент НЕ 38, триггер 39, элемент ИЛИ 40, элемент И 41, элементы ИЛИ 42, 43, элемент НЕ 44.

сл

СП

О)

О)

15

Блок 5 шнфрации содержит (фиг.4) элемент НЕ 45, сдвиговый регистр 46, элементы И 47, 48, элемент ИЛИ 49.

Блок 7 синхронизации (фиг.5) со- держит триггер 50, счетчик 51, элемент НЕ 52.

Первый счетчик 8 (фиг.6) содержит счетчик 53, элемент И-НЕ 54, одновиб- ратор 55.10

Блок 11 дешифрации содержит (фиг.7) триггеры 56, 57, элемент И-ИЛИ-НЕ 58, счетчик 59, триггеры 60, 61, элементы И-НЕ 62-64, сдвиговый регистр 65. i Блок 5 шифрации предназначен для йреобразования входных данных в код, поступающий для записи во внешнюю память.

Первый счетчик 8 считывает количество принятых битов информации. По окончании счета восьми бит (байта) вырабатывает сигналы, обеспечивающие занесение информации из первого регистра данных в блок шифрации и обнуление счетчика в блоке.

Блок .11 дешифрации предназначен для преобразования информации с внешней памяти в исходньш код и выдачи ее во второй регистр 13 данных.

Второй регистр .1.3 данных служит для приема данных в исходном ко.и и- блока 1 1 дешифрации и вьщачи их через коммутатор на шину данных.

Второй счетчик 12 считает постууровнем на вход 27. Образовавшийся на выходе элемента ИЛИ 35 сигнал сдвигается на регистре 37 синхроимпульсами, поступающими на вход 28. Через четыре такта с первого вьгхода регистра 37 (внешний выход 18) в ЭВМ поступает сигна:: стробирования.

В режиме передачи информации из ЭВМ во внешнюю naNWTb выполняется команд.а вывода, при этом сигнал на входе 29 (фиг.З) имеет нулевое значение.

Предназначенные для записи данные с шины данных поступают на первый регистр 4 данных (фиг.1), а на регистр 17 команд поступает информация для управления работой внешней памятью. В единичное состояние устанавливается триггер 15. Кодирование информа- 1даи осуществляется блоком 5 шифрации. Временная диаграмма работы блока 5 шифрации приведена на фиг,8.

Первый счетчик 8 (фиг.6) опреде- 25 ляет количество записанных битов. По окончании записи байта одновибра- тор 55 обнуляет счетчик 53, а по сигналу на входе .лемента НЕ 45 (фиг.4) информация из первого регистра 4 дан- , ;uiK заносится в регистр 46 блока 5 шнфр;1Ц 1и. С выхода блока 5 шифрации код выдается на внеипшю память (выход 19) .

Режим работы внешней памяти опре20

40

с внешней памяти биты информа- ,, Д ляется сигналами управления с труп- .. пы выходов регистра 17 команд (выходы 20-26), которые имеют соответсвен- но следующие значения: резервирование, подсоединение, движение вперед, др ижение назад, ускорение дв iжeния, перемотка и запись.

Б режиме считывания информации из внешней памяти ЭВМ реализуют команду ввода, при этом на входе 29 сигнал принимает единичное значение. На шину данных с второго регистра 13 данных через коммутатор 16 вьща- ет(л декодированная информация, а также состояние триггеров 9 и 15, наличие паузы (сигналы с блока 11 дешифрации) и слово состояния внешней памяти (вход 31 - готовность, вход

дии и после записи байта вырабатывает сигналы, управляющие выдачей данных из блока 11 дешифрации на второй регистр 13 данных и состоянием триггеров.

Коммутатор 16 обеспечивает коммутацию вьдачи информации с внешней памяти и данных о состоянии внешней памяти на шину данных.

Регистр 17 команд сл ткитдля приема командной информации с шины данных и вьщачи команд управления на внешнюю память.

Устройство работает следуюшим образом.

Селектор 1 адреса (фиг.1) вьщеля- ет соответствующие адресные комбинации на шине адреса, при этом на выходе селектора образуется сигнал низ- , кого уровня. Этот сигнал логически умножается на элементе ИЛИ 35 (фиг.2) на сигнал запроса готовности устройства, который также поступает низким

32 - запись разрешена, вход 33 - кассета загр ткена, вход 34 - начало-конец ленты).

Декодирование информации осуществляется следующим образом.

Элементы 56 - 58 образуют детек-. тор фронтов, на котором в виде им

уровнем на вход 27. Образовавшийся на выходе элемента ИЛИ 35 сигнал сдвигается на регистре 37 синхроимпульсами, поступающими на вход 28. Через четыре такта с первого вьгхода регистра 37 (внешний выход 18) в ЭВМ поступает сигна:: стробирования.

В режиме передачи информации из ЭВМ во внешнюю naNWTb выполняется команд.а вывода, при этом сигнал на входе 29 (фиг.З) имеет нулевое значение.

Предназначенные для записи данные с шины данных поступают на первый регистр 4 данных (фиг.1), а на регистр 17 команд поступает информация для управления работой внешней памятью. В единичное состояние устанавливается триггер 15. Кодирование информа- 1даи осуществляется блоком 5 шифрации. Временная диаграмма работы блока 5 шифрации приведена на фиг,8.

Первый счетчик 8 (фиг.6) опреде- ляет количество записанных битов. По окончании записи байта одновибра- тор 55 обнуляет счетчик 53, а по сигналу на входе .лемента НЕ 45 (фиг.4) информация из первого регистра 4 дан- ;uiK заносится в регистр 46 блока 5 шнфр;1Ц 1и. С выхода блока 5 шифрации код выдается на внеипшю память (выход 19) .

Режим работы внешней памяти опре

32 - запись разрешена, вход 33 - кассета загр ткена, вход 34 - начало-конец ленты).

Декодирование информации осуществляется следующим образом.

Элементы 56 - 58 образуют детек-. тор фронтов, на котором в виде

пульсов отрицательной полярности выделяются положительные и отрицательные фронты поступающей с внешней памяти кодовой последовательности. Первым же из этих импульсов сбрасывается триггер 60, обнуляется счетчик 59 (через элементы 63, 64) и заносится значение сигнала на входе 30 в регистр 65, Положительным фронтом, этого же импульса на выходе триггера 61 устанавливается нулевое значение, а сигналом на другом выходе счетчика 59 - единичное состояние, что разрешает прохождение через элементы 63, 64 следующего импульса.

Если на вход 30 поступит кодовая комбинация 00 или 11, то из трех импульсов, вьиеленных на детекторе (56 57, 58), через элемент 63 не пройдет средний импульс, так как на выходе триггера 61 будет нулевой сигнал. Временная диаграмма работы блока 11 дешифрации представлена на фиг.8. Второй счетчик 12 регистрирует число считанных битов и после записи байта устанавливает триггер 9 в единичное состояние. Кроме того, считанньф бай из регистра 65 переписывается во второй регистр 13 данных.

Триггер 10 будет установлен в нулевое состояние; сигналом с его вько да через элемент 62 второй счетчик 12 обнуляется. Если иг пульсы с элемента 58 перестали поступать, то на установочный вход счетчика 59 не придет очередной импульс. В этом случае триггер 60 устанавливается в нулевое состояние, которое поступает через коммутатор 16 на шину данных.

Формула изобретения

1. Устройство для сопряжения ЭВМ с внешней памятью, содержащее блок управления, генератор импульсов, два счетчика, два триггера, коммутатор, регистр команд, причем первая группа информационных входов коммутатора образует группу входов устройства для подключения к группе выходов состояния внешней памяти, группа информационных выходов регистра команд образует группу выходов устройства для подключения к группе входов режима работы внешней памяти,при этом первый выход первого счетчика соединен с информаци онным входрм первого триггера, отличающееся тем, что, с

1666

целью увеличения номенклатуры подключаемой внешней памяти,в устройство введены селектор адреса, сдвиговый регистр, блок шифрации, блок дешифрации, два регистра данных, блок синхронизации, два триггера, причем информационный вход блока дешифрации и информационный выход блока шифрации 0 являются входом и выходом устройства для подключен11Я к информационным выходу и входу внешней памяти соответственно, группа информационных входов селектора адреса и первый вход логи- 5 ческого условия блока управления об- « разуют группу входов и вход устройства для подключения к группе адресных выходов и к адресному выходу ЭВМ, группы информационньк входов первого 0 регистра данных и регистра команд образуют группу входов устройства для подключения к группе информационных выходов ЭВМ, группа информационных вьосодов коммутатора образует 5 jгруппу выходов устройства для подклю- чения к группе информационных входов ЭВМ, второй вход логического условия блока управления, соединенный с разрешающим, входом сдвигового регистра, 0 и третий вход лс гического условия блока управления являются входами устройства для подключения к первому и второму стробирующим выходам ЭВМ соответственно, синхровход и пер- вый выход сдвигового регистра являются входом и выходом устройства для подключения к синхровходу и к строби- рующему входу ЭВМ соответственно,при этом выход селектора адреса соединен Q с информационным входом сдвигового регистра, второй и тр.зтий выходы которого соединены соответственно с синхровходом и с четвертым входом логического условия блока управления, 5 первый выход которого соединен с входом записи регистра команд и с входом записи первого регистра данных, группа информационных выходов которого соединена с группой информационных Q входов блока шифрации, первый разрешающий вход которого соединен с информационным выходом регистра команд, синхровыход генератора импульсов соединен с синхровходом блока синхронизации, первый синхровыход которого соединен с синхровходом второго триггера, .единичный выход которого соединен с разрешающим входом блока дешифрации, группа информационных выходов

5

которого соединена с группой информационных входов второго регистра данных, группа информационных выходов которого соединена с второй группой информационных входов коммутатора, первый информационный вход которого соединен с нулевым выходом третьего триггера, нулевой вход которого соединен с вторым выходом &пока управления, третий выход которого соединен с управляющим входом коммутатора второй информационный вход которого соединен с нулевым выходом четвертого триггера, единичный вход которого соединен с четвертым выходом блока управления, синхровход первого триггера соединен с вторым синхровыходом блока синхронизации, со счетным входом первого счетчика и с первым син- хровходом блока шифрации, второй синхровход которого соединен с вторым выходом первого счетчика, первый разрешающий вход которого соединен с нулевым выходом первого триггера, единичный выход которого соединен с синхровходом третьего триггера, третий синхровыход блока синхронизации соединен с вторыми разрешающими входами первого счетчика и блока . шифр; - ции, третий и четвертый информа..-;н- ные входы коммутатора соединены с первым и вторым информаисионными выходами блока дешифрации соответственно третий и четвертый информационные выходы которого соединены с устаноБоч ным и счетным вх одами второго счетчика соотБетственно, первый выход которого соединен с синхровходом второго регистра данных, второй выход второг счетчика соединен с информационным входом второго триггера и с си1гхро- входом четвертого триггера, информационный вход которого и информационный вход третьего триггера подключены к шинам нулевого и единичного потенциалов устройства соответственно.

2. Устройство по П.1, отличающееся тем, что блок управления содержит триггер, три элемента ИЛИ, элемент И, два элемента НЕ, причем первый вход первого элемента ИЛИ соединен с первым входом второго эле мента ИЛИ и является первым входом логического условия блока, первый вход третьего элемента ИЛИ и вход пе вого, элемента НЕ являются вторым и третьим входами логического условия блока соответственно, второй вход

-

, о , о

- р

35

40

третьего элемента ИЛИ соединен с первым входом элемента И и является четвертым входом логического условия

блока, синхровход триггера является синхровходом блока, выход второго элемента НЕ является первым выходом блока, выход первого элемента ИЛИ соединен с входом второго элемента НЕ и

10 является вторым выходом блока, выходы элемента И и второго элемента ИЛИ являются третьим и четвертым выходами блока соответственно, при этом в блоке управления выход первого элег

15 мента НЕ соединен с информационным входом триггера, нулевой выход которого соединен с вторым входом элемента И и с третьим входом третьего элемента ИЛИ, выход которого соединен

20 с вторыми входами первого и второго элементов ИЛИ.

3. Устройство по П.1, отлича- о щ е е с я тем, что блок дешифрации

25 содержит сдвиговый регистр, счетчик, четыре триггера, три элемента И-НЕ, элемент И-ИЛИ-НЕ, причем информационный BxoJIсдвигового регистра соединен с иЯформационным входом первого

jQ триггера и является входом блока, сир;хровход первого триггера соединен с синхровходом второго триггера, со счетным входом счетчика и является синхровходом блока, нулевой, выход третьего триггера соединен с первыми входами первого, второго элементов И-НЕ и является первым информационным выходом блока, единичный выход третьего триггера является вторым информационным выходом блока, выход первого элемента И-НЕ является третьим информационным выходом блока, выход второго элемента И-НЕ сое;;инен с синхровходами сдвигового регистра, и с установочным входом счетчика м

45 является четвертым информационным входом блока, группа информационных выходов сдвигового регистра образует группу информационных выходов блока, второй вход первого элемента И-НЕ яв50 ляется разрушающим входом блока, при этом в блоке дешифрации второй второго элемента И-НЕ, соединен с выходом третьего элемента И-НЕ, первый вход которого соединен с нулевым вы55 ходом четвертого триггера, 15КОД которого соединен с первым вы- счетчика, второй выход которого соединен с синхровходом третьего триггера, нулевой вход которого соединен с синхровходом четвертого, триггера, с вторым входом третьего элемента И-НЕ и с выходом элемента И- ИЛИ-НЕ, первый вход которого соединен с единичным выходом триггера, нулевой выход которого соединен с вторым входом элемента И-ИЛИ-НЕ, третий вход котороро соединен с нулевым выходом первого триггера, единичный выход

которого соединен с информационным входом второго триггера и с четвертым входом элемента И-ИЛИ-НЕ, информационные входы третьего и четвертого триггеров подключены к шине единично- го потенциала устройства,

4. Устройство ПОП.1, отлича ю щ е е с я тем, что блок шифрации содержит сдвиговьй регистр, два эле- мента И, элемент ИЛИ, элемент НЕ,

0

причем группа информационных входов сдвигового регистра образует группу информационных входов блока, синхро- вход сдвигового регистра соединен с первым входом первого элемента И и является первым синхровходом блока, вход элемента НЕ является вторым синхровходом блока, первые входы элемента ИЛИ и второго элемента И являются первым и вторым разрешающими входами блока соответственно, выход элемента 1ШИ является информационным выходом блока, при этом в блоке шифрации выход элемента НЕ соединен с управляющим входом и входом записи сдвигового регистра, выход которого соединен с вторыми входами первого, второго элементов И, выходы которых соединены с вторым и третьим входами элемента ИЛИ соответственно.

Изобретение относится к вычислительной технике и может быть использовано для сопряжения ЭВМ с внешней памятью на магнитной ленте. Целью изобретения является увеличение номенклатуры подключаемой внешней памяти. Устройство содержит блок управления, блок дешифрации, блок шифрации, генератор импульсов, блок синхронизации, сдвиговый регистр, два регистра данных, регистр команд, два счетчика, четыре триггера, коммутатор. 3 з.п. ф-лы, 8 ил.

}1 а is )ч

Фм г

юнигичг №

К&, }

ОпША

Отдл.Ч

ОшбА.8, От 6л. 7

О т 5л. 7 От6л.1

OmS/i.6

50

Фиг. 5

От 6л.

1

Отбл.

7

5J

Оп)6л.

Щ

KSA.Iff

KS/1.5,8

OR

-

о f

54

55

К 5л. 5

.6

etenaiSxJO)

Вых. 58If

tf

Фив Л

К $/1.16

inrij innj LT