Устройство для сопряжения двух магистралей Советский патент 1989 года по МПК G06F13/14 

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения магистралей и м о- жет быть использовано в многомашинных и многопроцессорных вычислительных системах.

На фиг, 1 показана функциональная схема устройства; на фиг, 2, 3 - временные диаграммы работы устройства в циклах ввод и вывод для примера организации магистралей по ГОСТ 26765.5186.

Устройство (фиг. -1) содержит блок 1 памяти, первый 2 и второй 3 коммутатора магистрали, первый 4 и второй 5 регистры адреса, первьй 6 и второй 7 регистры данных, блок 8 коммутаторов, адресно-информационные шины 9 и 10, шины 11 и 2 управления обменом, шины 13 и 14 чтения, шины 15 и 16 записи.

шины 17 и 18 ответа соответственно первой и второй магистралей.

Блок 8 коммутаторов содержит (фиг. 1) первый 19 и второй 20 дешиф раторы зоны, генератор 21 тактовых импульсов, триггеры 22-27, элемен- ты И 28 и 29 первой и второй групп, первьй, пятьгй, третий, четвертый, второй, шестой, седьмой и восьмой элементы И 30-37, элементы НЕ 38-40, элементы ИЛИ 41-44.

Устройство работает следующим образом.

Во время функционирования устройств первой и второй магистралей в регистры 4 и 5 заносятся коды адресов по фронту импульсов на шинах 11 и 12. При появлении адреса, совпадающего с зоной адресов блока I памяти, например в ртистре 4, дешифратор 19 выдает сигнал, который поступает на вход элемента И 36.

Появление импульса на одной из шин 1Д, 15 приводит к появлению имС

msiA

пульса на выходе элемента ИЛИ 43, который поступает на вход элемента НЕ 40. С выхода элемента НЕ 40 инверсный сигнал поступает на вход сброса триггера 24s разрешая срабатывание триггера по синхровходу. С выхода элемента ИЛИ 43 сигнал через элемент И 36, второй вход которого соединен с выходом дешифратора 19, поступает на синхровход триггера 26, По фронту синхроимпульса триггер 26 срабатывает и вьщает сигнал, который удерживается на входе триггера 22 до тех пор, пока не будет сброшен триггер 26,

Срабатывание триггера 22 происходит по фронту импульса, поступающего с выхода генератора 21. При срабатывании триггера 22 на.вход сброса триггера 23 поступает сигнал, при наличии которого триггер 23 не будет срабатывать по синхровходу. Блокировка триггера 23 осуш,ествляется до момента сброса триггера 22,

Частота генератора 21 устанавлива- ется такой, чтобы ее полупериод был в несколько раз больше длительности переходных процессов при переключении устройства. Одновременное срабатывание триггеров 22 и 23 исключено, так как на синхровходы подаются инверсные относительно друг друга сигналы. Таким образом, приоритет при одновременном обраа(ении устройств к блоку памяти случайньвй.

Направление обмена в коммутаторе 2 определяется наличием одного из внешних сигналов на .шинах 3 чтения и.ли 15 записи первой магистрали. Эти сигналы управляют режимом работы блока памяти, т.е. либо на адресно-информационной шине 9 появляется слово для записи в блок 1, либо слово считывается из блока 1, записывается в ре гистр 6 данных и поступает на шину 9 с информационных входов - выходов коммутатора 2,

Адрес в блок поступает через элементы И 28 (29) первой (второй) группы. Например, при срабатывании триггера 22 адрес в.блок 1 поступает через элементы И 28, а управляющие сигналы, определяющие режим работы блока 1 (чтение или запись), - через элемент И 30 и элемент ИПН 42, либо через элемент И 32 и элемент ИЛИ 41, Элемент И 34 управляет поступлением на синхровход триггера 24 сигнала синхронизации Ответ из блока 1 па

0

S

0

5

0

5

0

5

0

5

мяти. Триггер 24 срабатывает по фронту сигнала, поступаюш.его с элемента И 34,

Сигнал с выхода триггера 24 поступает на шину 7 ответа первой магистрали и несет информацию об окончании обращения к памяти. Кроме того, сигнал с выхода триггера 24 сбрасывает триггер 26. Сигнал, поступающий на вход триггера 22, снимается и очередным фронтом синхроимпульса генератора 21 триггер 22 сбрасывается. Блокировка триггера 23 снимается и устройству второй магистрали предоставляется возможность обмена с блоком 1 памяти, не дожидаясь окончания цикла обмена устройством первой магистрали.

Получив сигнал Ответ с шины 17, устройство первой магистрали снимает сигнал Чтение или Запись на шинах 13 или 15. Сигнал с выхода элемента ИПИ 43 поступает на вход элемента НЕ 40 и далее на вход сброса триггера 24, Триггер 24 снимает сигнал с шины 17 ответа и блокировку триггера 26, Цикл обращения устройства первой магистрали к устройству заканчивается.

Формула изобретения

Устройство для сопряжения двух магистралей, содержаш,ее блок памяти, первьй и второй регистры адреса, информационные входы которых являются соответствующими входами устройства для соед1-шения с адресно-информационными шинами первой и второй магистралей, первьй и второй триггеры, генератор тактовых импульсов, выход которого соединен с синхровходом первого триггера и через парвьй элемент НЕ с синхровходом второго триггера, вход сброса и выход которого соедине- ны соответственно с выходом и входом сброса первого триггера, первуго группу элементов И, первый, Бторой и третий элементы И, первые входы которых соедив:ены с выходом первого триггера, вторую группу элементов И, четвертый ,: пяты и шестой элементы И, первые входы которых соединены с выходом второго триггера, первый и второй дешифраторы зоны, группы входов которых соединены соответственно с выходами первого и второго регистров адреса и вторыми входами элементов И ;

первой и второй групп, выходы которых соединены с группой адресных входов блока памяти, первый и второй коммутаторы магистрали, группы информационных входов-выходов которых являются соответствующими группами входов-выходов устройства для соединения с адресно-информационными шинами первой и второй магистралей, вторые входы первого и пятого элементов И являются входами устройства для соединения соответственно с шинами чтения первой и второй магистралей и подключены соответственно к первому входу направления обмена первого и второго коммутаторов магистрали, синхронизирующий выход блока памяти соединен.с информационными входами второго и шестого элементов И, синхровходы первого и второго регистров адреса являются соответствующими входами устройства для соединения с шинами управления обменом первой и второй магистралей, отличающееся -тем, что, с целью повьшения cKOpocTji обмена информацией, в него введены четыре элемента ИЛИ, седьмой и восьмой элементы И, второй и третий элементы НЕ, третий .- шестой триггеры и два регистра данных, причем вход записи блока памяти соединен с выходом первого элемента .ИЛИ, первый и второй входы ко- то.рого соединены соответственно с выходами третьего и четвертого элементов И и вторыми входами направления обмена первого и второго коммутаторов магистрали, выходами соединенных со- ответстд енно с входом -выходом блока памяти и -информационными входами пер- вого и второго регистров данных, а информационными входами - соответст0

5

5

0

5

0

венно с выходаь и первого и второго регистров данных, синхровходы которых подключены соответственно к выходам первого и пятого элементов И и первому и второму входам второго элемента Ида, выходом соединенного с входом чтения блока памяти, первые входы третьего и четвертого элементов ИЛИ являются соответствующими входами устройства для подключения к шинам чтения первой и второй магистралей, а выходы соединены соответственно с первыми входами седьмого и восьмого элементов И, вторые входы которых подключены соответственно к выходам первого и второго дешифраторов зоны синхровходы третьего - шестого триг- . геров соединены соответственно с выходами второго, шестого, седьмого и восьмого элементов И, входы сброса четвертого и третьего триггеров соединены соответственно через второй и третий элементы НЕ с выходами четвертого и третьего элементов ИЛИ, информационные входы первого и второго триггеров подключены соответственно к выходам пятого и шестого триггеров, входы сброса которых соединены соответственно с выходаьш третье.го и четвертого триггеров, вто -ые входы третьих элемектов И и .ШВ. являются входом устройства для подключения к шине записи первой магистрали, вторые входы четвертых элементов И и ИЛИ являются входом устройства для подклю- - чения к шине записи второй магистрали, в.ь хсды третьего и четвертого триггеров являются соответствующими выходами устройства для подключения к . шинам ответа первой и второй магистралей.

Фие{

Изобретение относится к вычислительной технике, в частности к устройствам для сопряжения магистралей многомашинных и многопроцессорных систем. Цель изобретения - повышение скорости обмена информацией путем уменьшения времени блокировки внешних устройств при обращении к устройству сопряжения. Цель достигается тем, что в устройство, содержащее блок памяти, два регистра адреса, два триггера, генератор тактовых импульсов, шесть элементов И, элемент НЕ, два дешифратора зоны, две группы элементов И, введены четыре элемента ИЛИ, два элемента И, два элемента НЕ, четыре триггера, два регистра данных с соответствующими связями. 3 ил.