Устройство для обработки нечеткой информации Советский патент 1990 года по МПК G06F17/10 

дам блоков буферных регистров с первого по (п-1)-й группы, девятый вы- Ход блока микропрограммного управле- Мия подключен к входу записи регистра, десятый выход блока микррпрограм- йного управления подключен к первому управляющему входу блока буферных регистров, одиннадцатый выход блока Микропрограммного управления подклю- ен к входу кода операции арифметико- огического блока, двенадцатый выход ёлока микропрограммного управления г|одключен к стробирующим входам схем (равнения с первой по (п-1)-ю и к торому управляющему входу блока буферных регистров, информационный вы- арифметико-логического блока подключен к первому информационному вхо- Ду регистра, к второму информационному входу блока буферных регистров и К первым информационным входам бло- буферных регистров группы, выход блока оперативной памяти подключен к информационному входу первого двунаправленного коммутатора, информационный выход 1-го блока оперативной памяти группы (,...,п-1) подключен к информационному входу (i+l)-ro двунаправленного коммутатора, к второму Информационному входу 1-го блока буферных регистров группы и к первому информационному входу i-й схемы сравнения, первый выход коммутатора подг ключей к адресным входам блока опера- Дивной памяти и к адресным входам (n-l)-ro блока оперативной памяти группы, второй выход коммутатора Подключен-к информационному входу второго дешифратора, первый выход которого подключен к второму входу первого элемента И, к первому входу (п+1)-го элемента И и к синхровходу блока оперативной памяти, выход поля адреса регистра команд подключен к первому информационному входу коммутатора, информационный выход счетчи- Ка адреса подключен к второму информационному входу коммутатора, j-й выход второго дешифратора (,. . .,п) подключен к синхровходу (j-l)-ro блока оперативной памяти группы, к второму входу j-го элемента И и к первому (n+j)-ro элемента И, выход элемента НЕ подключен к вторым входам элементов И с (п+2)-го по 2п-й, четвертый выход блока микропрограммного правления подключен к входам записи блока оперативной памяти с первого

5

0

5

0

5

0

5

0

5

по (п-)-й группы, пятый выход блока микропрограммного управления подключен к входам чтения блоков оперативной памяти с первого по (п-1)-й группы, к второму входу (п+1)-го элемента И и к третьим чходам элементов И с (п+2)-го по 2п-й, выход (п+1)-го элемента И (,...,п) подключен к синхровходу 1-го двунаправленного коммутатора, выход первого элемента И подключен к третьему управляющему входу блока буферных регистров, выход k-ro элемента И (,,,.,n) подключен к второму управляющему входу (k-l)-ro блока буферных регистров группы, с первого по четвертый выходы 1-го блока буферных регистров группы подключены к информационным входам соответственно с первого по четвертый 1-го блока оперативной памяти группы и к информационным входам соответственно с второго по пятый i-й схемы сравнения, третий управляющий вход 1-го блока буферных регистров группы подключен к выходу 1-й схемы сравнения, выходы двунаправленных коммутаторов объединены и подключены к второму информационному входу арифметико-логического блока, в второму информационному входу регистра и к информационному входу регистра команд, при этом каждый из п блоков буферных регистров содержит коммутатор, четыре элемента ИЛИ и четыре регистра, в каждом из п блоков буферных регистров первый и второй информационные входы блока буферных регистров подключены соответственно к первому и второму информационным входам коммутатора блока буферных регистров, первый управляющий вход блока буферных регистров подключен к управляющему входу коммутатора блока буферных регистров, второй и третий управляющие входы блока буферных регистров подключены соответственно к первым и к вторым входам элементов ИЛИ с первого по четвертый блока буферных регистров, выходы элементов ИЛИ с первого по четвертый блока буферных регистров подключены к син- хровходам регистров соответственно с первого по четвертый блока буферных регистров, выходы с первого по четвертый коммутатора блока буферных регистров подключены к информационным входам регистров соответственно с первого по четвертый блока буферных

регистров, выходы с первого по четвертый регистров блока буферных регистров подключены соответственно к выходам с первого по четвертый блока буферных регистров.

2. Устройство по п. 1, отличающееся тем, что блок микропрограммного управления содержит генератор тактовых импульсов, два коммутатора, два элемента И, два элемента НЕ, счетчик адреса, регистр микрокоманд, узел постоянной памяти, первый вход логических условий блока подключен к первому информационному входу первого коммутатора, входы запуска и останова блока подключены соответственно к входам запуска и останова генератора тактовых импульсов, вход сброса блока подключен к входам установки в О счетчика адреса и регистра микрокоманд, вход кода команды блока подключен к первому информационному входу второго коммутатора, второй вход логических условий блока подключен к второму информационному входу первого коммутатора, третий и четвертый информационные входы первого коммутатора подключены соответственно к шине единичного потенциала блока и к шине нулевого потенциала блока, выход первого коммутатора подключен к входу первого элемента НЕ и к первому входу первого элемента И, выход первого элемента НЕ подключен к первому входу второго элемента И, выходы первого и второго элементов И подключены соответственно к входу записи и к счетному входу счетчика адреса, выход генератора такто0 вых импульсов подключен к входу второго элемента НЕ и к синхровходу регистра микрокоманд, выход второго . элемента НЕ подключен к вторым входам первого и второго элементов И, выход

5 второго коммутатора подключен к информационному входу счетчика адреса, информационный выход счетчика адреса подключен к адресному входу узла гос- тоянной памяти, выход узла постоянной

0 памяти подключен к информационному входу регистра микрокоманд, выходы с первого по двенадцатый поля кода операции регистра микрокоманд подключены соответственно к выходам с пер-

5 вого по двенадцатый блока, первый и второй выходы поля перехода регистра микрокоманд подключены к управляющим входам, соответственно первого и второго коммутаторов, выход поля адреса

о регистра микрокоманд подключен к второму информационному входу второго коммутатора.

Цель изобретения - повышение быстродействия устройства при выполнении арифметических операций над нечеткими числами. Устройство содержит арифметико-логический блок, блок микропрограммного управления, регистр команд, счетчик адреса, первый дешифратор, регистр, блок буферных регистров, блок оперативной памяти. Дополнительно в устройство введена группа из N-1 блоков оперативной памяти, где N - число функций принадлежности, коммутатор, второй дешифратор, элемент НЕ, с первого по 2N-й элементы И, группа из N-1 блоков буферных регистров, с первой по (N-1)-ю схемы сравнения, с первого по N-й двунаправленные коммутаторы. Блок микропрограммного управления содержит генератор тактовых импульсов, два коммутатора, два элемента И, два элемента НЕ, счетчик адреса, регистр микрокоманд, узел постоянной памяти.

Изобретение относится к вычислительной технике и может быть использовано при создании устройств обработки нечеткой информации.

Цель изобретения - повышение быстродействия при выполнении арифметических операций над нечеткими числами.

На фиг. 1 и 2 представлена структурная схема устройства для обработки нечетких чисел; на фиг. 3 - структурная схема блока буферных регистров; на фиг. 4 - структурная схема блока микропрограммного управления.

Устройство содержит арифметико- логический блок 1, регистр 2, блок 3 микропрограммного управления, первый дешифратор 4, регистр 5 команд, счетчик 6 адреса, блок 7 оперативной памяти, блок 8 буферных регистров, с первого по (п-1)-й блоки 9.1-9.п-1 оперативной памяти группы, с первого по n-й элементы И 10.1-Ю.п, с перво.го по (п-1) -и блоки буферных регистров 11.1-11.п-1 группы, коммутатор 12, с первой по (п-1)-ю схемы 12.1-12.п-1 Q сравнения, дешифратор 13, с (п+1)-го по 2п-й элементы И 14.1-14.п, с первого по n-й двунаправленные коммутаторы 15.1-15.п и элемент НЕ 16.

Каждый из блоков буферных регист- 5 ров включает коммутатор 17, с первого по четвертый регистры 18,1-13,4 и с первого по четвертый элементы ИЛИ 19.1-19.4.

Блок микропрограммного управления образуют счетчик 20 адреса, регистр 21 микрокоманд, узел 22 постоянной - памяти, генератор 23 тактовых импульсов, первый и второй элементы НЕ 24 и 25, первый и второй элементы И 26 и 27 и первый и второй коммутаторы 28 и 29.

Устройство предназначено для выполнения арифметических операций над нечеткими числами. Под нечетким чис0

тивной памяти с первого по (n-l)-fi группы хранят функции принадлежности. Работа устройства начинается с подачи сигнала Сброс на вход обнуления устройства блока 3 микропрограммного управления. Этот сигнал поступает на входы установки в О счетчика 20 адреса и регистра 21 микроко- Интерпретацией степени принадлеж- JQ манд и устанавливает их в нулевое ности и (х) является субъективная ме- состояние. Затем на вход запуска уст- ра того, насколько элемент х е X соот- ройства с задержкой, равной времени ветствует понятию, смысл которого считывания информации, из узла 22 формализуется нечетким множеством А. постоянной памяти подается сигнал В качестве п римера рассмотрим нечет- Пуск. При получении сигнала Пуск

лом понимается множество А .(х);х, где (j ,ll - отображение множества X в единичный отрезок 0,1 - называется функцией принадлежности нечеткого множества А. Значение функции принадлежности f/A(x) для элемента х ЕХ называется степенью принадлежности.

кое множество А, соответствующее в рамках конкретной задачи нечеткому числу 2:

.ОЗ/,; 0,5/1,8; 0,8/1,9} 1/20; 0,8/2,1; 0,5/2,1; 0,5/2,2; 0,005/2,3}.

Арифметические операции над нечеткими числами определяются как С, где )Ид, А1} - первое

нечеткое число; В jU{, 3 }} в.то20

25

генератор 23 начинает выдавать тактовую последовательность импульсов. По переднему фронту первого импульса, поданному на второй вход, вход записи, регистра 21 микрокоманд, регистр 21 записывает информацию из нулевой ячейки узла 22 постоянной памяти. По заднему фронту тактового сигнала, поданному через элемент НЕ 25 на первые входы первого и второго элементов И 26 и 27, происходит или загрузка нового адреса в счетчик 20 адреса через коммутатор 29, или увеличение содержимого счетчика 20 адреса микрокоманд на единицу при нулевом (отсутствие) значении условия на выходе коммутатора 28 условия, подаваемого на второй вход элемента И 26 и через элемент НЕ 24 на второй вход элемен- ,. та И 27. Функционируя таким образом, блок 3 микропрограммного управления вырабатывает последовательность микрокоманд, обеспечивающих функционирование устройства.

30

ое нечеткое число; С Јmax(min( ,

fO), A 3-lj- нечеткое число, результат операции.

Однако в конкретных случаях бывает достаточно производить вычисления по упрощенной формуле

С {гаах((м, juj), . (1)

Под ядром нечеткого числа будем понимать такое значение области задания нечеткого числа (т.е. всей числовой оси), в котором функция принад- 40 лежности принимает максимальное значение, т.е. (А) max p..

,.

Тогда ядро нечеткого числа результата операции

(С),(2)

А)3)

а функция Принадлежности результата в соответствии с (1)

Ис Нь (3)

Работа устройства обработки нечетких чисел построена на основе математических выр.ажений (2) и (3). Нечеткие числа хранятся в виде ядра и набора функций принадлежности. В шестнадцатиразрядном блоке 1 оперативной памяти хранятся ядра нечетких чисел, а шестнадцатиразрядные блоки опера0

5

0

0

генератор 23 начинает выдавать тактовую последовательность импульсов. По переднему фронту первого импульса, поданному на второй вход, вход записи, регистра 21 микрокоманд, регистр 21 записывает информацию из нулевой ячейки узла 22 постоянной памяти. По заднему фронту тактового сигнала, поданному через элемент НЕ 25 на первые входы первого и второго элементов И 26 и 27, происходит или загрузка нового адреса в счетчик 20 адреса через коммутатор 29, или увеличение содержимого счетчика 20 адреса микрокоманд на единицу при нулевом (отсутствие) значении условия на выходе коммутатора 28 условия, подаваемого на второй вход элемента И 26 и через элемент НЕ 24 на второй вход элемен- . та И 27. Функционируя таким образом, блок 3 микропрограммного управления вырабатывает последовательность микрокоманд, обеспечивающих функционирование устройства.

С первого выхода блока 3 микропрограммного управления при определенной микрокоманде на вход счетчика 6 адреса подаются сигналы, настраивающие его на прием начального адреса по второму входу и на запись по заднему фронту (т.е. по снятии микрокоманды) ,

Загруженный в счетчик б адрес по следующей микрокоманде через коммутатор 12 подается на вход дешифратора 13 и на адресные входы блоков 7 и 9.1-9.П-1 оперативной памяти, причем старшие разряды адреса подаются на дешифратор 13.

В соответствии с входным адресом дешифратора 13 инициализируется один из его выходов, которые поданы на входы выборки кристаллов блоков 7 и 9.1-9.П-1 оперативной памяти. Таким

5

0

5

образом, в соответствии..со старшими разрядами адреса будет й шциализиро- ван один из блоков оперативной памяти. С первого выхода коммутатора на четвертый вход этого блока памяти будут подаваться младшие разряды адреса и адресована таким образом конкретная ячейка памяти. 3 этой же микрокоманде с пятого выхода блока 3 микропрограммного управления будет выдан сигнал чтения на вторые входы всех блоков оперативной памяти. Из блока оперативной памяти, инициализированного дешифратора 13, по сигналу Чтение произойдет выдача информации, которая появится на втором входе соответствующего данному блоку оперативной памяти двунаправленного коммутатора. Этот двунаправленный комму- татор пропустит информацию на выход. Информация с выхода выбранного двунаправленного коммутатора через магистраль поступит на второй вход регистра 5 команд и будет записана в нем по снятии сигнала записи, подаваемого на первый вход регистра 5 команд с третьего выхода блока 3 микропрограммного управления. Таким образом, в результате выполнения микрокоманды происходит считывание команды из оперативной памяти по адресу из счетчика 6 адреса и загрузка команды в регистр 5 команд. S следующей микрокоманде код операции с первого выхода регистра 5 команд через дешифратор 4 поступает на третий вход блока 3 микропрограммного управления. По отрицательной полярности тактового сигнала с генератора 23 произойдет за- пись информации в счетчик 20 адреса микрокоманд. Запись будет осуществлена, потому что коммутатор 23 управ- ляющим сигналом с выхода регистра 21 микрокоманд будет настроен на пропуск логической единицы, которая с выхода коммутатора 28 поступит на второй вход элемента И 26. С приходом на первый вход элемента И 26 инвертированной отрицательной полярности так- тового сигнала с генератора 23 импульсов произойдет выход на микропрограмму, реализующую команду, записанную в регистр 5 команд.

В следующей микрокоманде адрес первого операнда с третьего выхода регистра 5 команд будет подан на первый вход коммутатора 12. Настроеннный по третьему входу управляющим, сигна-лом с шестого выхода блока 3 микропрограммного управления, он пропустит адрес на первый вход дешифратора 13 и на соответствующие входы всех блоков оперативной памяти. Далее процесс выборки информации аналогичен процес- му, описанному для чтения команды, до момента появления информации на выходе соответствующего двунаправленного коммутатора. По магистрали считанная информация подается на второй вход регистра 2 и по управляющим сигналам, поступающим на первый и третий входы регистра 2 соответственно с второго и девятого выходов блока 3 микропрограммного управления, записывается в регистр 2. В следующей микрокоманде адрес второго операнда подается с третьего выхода регистра 5 команд на первый вход коммутатора 12 и по аналогии с предыдущим случаем на магистрали оказывается информация, выбранная из оперативной памяти по адресу второго операнда. Эта информация по магистрали поступает на второй вход арифметико-логического блока 1, и результат арифметической операции с выхода арифметико-логического блока 1 по магистрали проходит на вход блока 8 буферных регистров и на входы блоков буферных регистров группы. На второй вход блока 8 и на третьи входы блоков ll.l-ll.n-l может поступить сигнал Запись соответственно с выходов элементов И JO.1-lO.n, Информация по сигналу записи, выданному по седьмому выходу блока 3 микропрограммного управления, запишется в тот блок буферных регистров, который будет выбран дешифратором 13.

В следующей микрокоманде информация из блока буферных регистров данных по сигналу Запись, подаваемому с четвертого выхода блока 3 микропрограммного управления на первые входы всех блоков оперативной памяти, запишется в память. Таким образом, за три микрокоманды была выполнена арифметическая операция над двумя шестнадцатиразрядными операндами и результат операции загружен по адресу второго операнда.

Выполнение команды над нечеткими операндами осуществляется следующим образом.

По первой микрокоманде адрес с третьего выхода регистра 5 команд поступает на вход коммутатора 12,

настроенного по третьему входу с шес- toro выхода блока 3 микропрограммного управления на пропуск адреса с регистра 5 команд. Младшие разряды Адреса с первого выхода коммутатора 2 подаются на четвертые входы блоков бперативной памяти, а старшие разряды адреса с второго выхода коммута- гора 12 подаются на первый вход дешифратора 13. На второй вход дешисУ- ратора 13 поступает с восьмого выхода блока 3 микропрограммного управления признак операции с нечеткими операндами. По этому сигналу на выходе дешифратора 13 появляются сигналы выборки кристалла сразу на всех выходах, что обеспечивает работу всех блоков оперативной памяти. Одновременно признак нечеткой операции поступает на четвертые входы блока регистров ll.l-ll.n-l буферных регистров , настраивая их на прием информации с выхода блоков 9.1-9.П-1 оперативной памяти. По сигналу Чтение, поступающему на вторые входы всех блоков оперативной памяти с четвертого выхода блока 3 микропрограммного управления, информация появится на выходе сразу всеч блоков памяти. На выходе блока 7 оперативной памяти появится ядро первого нечеткого операнда. Оно поступит на второй вход первого двунаправленного коммутатора и пройдет него на магистраль. Ядро с выхода первого двунаправленного коммутатора по магистрали поступит на второй вход регистра 2, Информация с выходов блоков У.1-9.П-1 оперативной памяти посту- пит на входы соответствующих блоков буферных регистров и двунаправленных коммутаторов. Но двунаправленные ком

5

0

мутаторы 15.2-15.П будут закрыты, так как на элементах И 14.2-14.п присутствует инлерсное значение признака операции над нечеткими данными. , Блоки ll.1-ll.n-l по заданному фронту запишут информацию, выдаваемую блоком оперативной памяти. Так как на их входах будет присутствовать сигнал записи, формируемый по сЪвпа- дению сигнала записи, выдаваемого с седьмого выхода блока 3 микропрограммного управления, и признака адреса с дешифратора 13.

В следующей микрокоманде ядро второго операнда, считанное из блока 7 оперативной памяти, через двунаправленный коммутатор 15.1 подается на второй вход арифметико-логического блока 1, а с его выхода на вход блока 8.

Информация, считанная из блоков 9.1-9.П-1 оперативной памяти подается на вторые входы схем 12.l-12.n-l сравнения. Схемы сравнения сравнивают информацию с выходов блоков буферных регистров и блоков оперативной памяти потетрадно и вырабатывают потет- радные сигналы блокировки записи, ее- 0 ли тетрада в блоке буферных регистров имеет значение большее, чем тетрада на выходе блока оперативной памяти.

По заднему фронту сигнала записи происходит параллельное формирование в блоках буферных регистров максимальных значений размытостей нечетких чисел, В следующей, третьей, микрокоманде осуществляется запись информации из блоков буферных регистров в блоки оперативной памяти. Таким образом, за три микрокоманды выполняется операция над двумя нечеткими числами.

5

5

0

fl о о -j о

1Л

0 .

1564603

м {t(i)

Редактор А.Огар

Составитель В,Смирнов Техред М.Ходанич

Заказ 1159

Тираж 565

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

фиг.Ъ

Корректор Н.Ревская

Подписное