Отказоустойчивое запоминающее устройство Советский патент 1990 года по МПК G11C29/00 

8

«

1Л

Изобретение относится к вычислительной технике и может быть использовано при разработке интегральных микросхем памяти, вычислительных машин и устройств.

Цель изобретения - расширение области применения устройства за счет возможности коррекции данных.

На фиг.1 изображена функциональная схема предлагаемого устройства; на фиг.2 - алгоритм обслуживания устройства.

Устройство содержит накопитель 1, вход 2 обращения, сумматоры 3 по модулю два, первый регистр 4, адресные входы 5, первый вход 6 задания режима, мультиплексоры 7, информационные выходы 8, демуль- гиплексоры S, элемент ИЛИ 10, второй регистр 11, информационные входы 12 и второй вход 13 задания режима работы устройства.

Устройство в составе ЭВМ работает следующим образом.

Периодически (т.е. в результате цикличности вычислений или в результате прерывания от таймере) ЭВМ исполняет подпрограмму а соответствии с алгоритмом об- служиванил (фиг.2).

В начале ЭВМ исполняет блок Установить корректирующее слово адреса 00 ... О. При этом на шине адреса и соответственно на адресных входах 5 устройства будет установлен код 00 ... 0. После выдачи по шине управления активного сигнала, сигнал поступает на первый вход 6 задания режима устройства, в результате чего в первый регистр будет записан код 00 ... 0. Затем ЭВМ выполняет программный блок Установить корректирующее слово данных 00 ... О. Этот процесс протекает аналогично, с той лишь разницей, что код 00 ... О выдается по шине данных и поступает на информационные входы 12 устройства, а активный сигнал шины управления ЭВМ поступает на второй вход 13 задания режима устройства. В результате происходит запись кода во второй регистр 11. Выполнением этих операций реализуется установка исходного состояния устройства. При этом (поскольку на первых входах сумматоров 3 по модулю два установлены нулевые потенциалы с выходов первого регистра 4) адрес с адресных входов 5 устройства на адресные входы накопителя 1 проходит без изменений. Поскольку на управляющие входы демультип- лексоров 9 также поступают нулевые потенциалы с выходов второго регистра 11, то разряды шины данных ЭВМ с информационных входов 12 устройства будут поступать через первые выходы демультиплек- соров 9 на основные информационные входы накопителя 1. При этом к выходам 8

устройства мультиплексоры 7 подключают основные выходы накопителя 1, так как на управляющих входах мультиплексоров 7 также установлены нулевые потенциалы.

Затем выполняется программный блок

Тестировать рабочую зону памяти. В процессе исполнения этого фрагмента программы обслуживания ЭВМ выполняет неразрушающий тест рабочей зоны (пред0 полагается, что в адресном пространстве имеется хотя бы одна неиспользуемая ячейка). В результате теста возможно несколько ситуаций, которые анализируются следующими программными блоками. Если в ре5 зультате выполнения блока Память исправна выясняется, что этот факт имеет место, то выполняется блок Индицировать исправно и подпрограмма обслуживания заканчивается. В противном случае проис0 ходит проверка Дефект разряда- . Если результат проверки отрицательный, то имеет место дефект адреса, поэтому реализуется процедура подбора корректирующего слова адреса. Эта процедура состоит в ци-к5 лическом повторении блоков Корректирующее слово адреса 111 ... 1, Инкремен- тировать корректирующее слово адреса. В каждом цикле этой процедуры происходит изменение корректирующего слова адреса

0 в первом регистре 4. В результате меняется адрес дефектной ячейки накопителя 1 по отношению кадресным входамБустройства за счет действия сумматоров 3 по модулю два. Так будет продолжаться до тех пор,

5 пока дефектная ячейка накопителя 1 не выдвинется в неиспользуемую зону адресного пространства, т.е. тесг рабочей зоны памяти покажет, что память исправна, либо пока не будут исчерпаны все возможные комбина0 ции слова адреса. В последнем случае восстановить работоспособность невозможно . (например, дефектная зона шире неиспользуемой зоны памяти) и поэтому выполняется блок Индицировать Отказ, Если же в

5 процессе выполнения блока выяснится, что имеет место дефект разряда накопителя 1, то ЭВМ перейдет к выполнению операций по коррекции данных. Прежде всего следует проверить, использован ли дополнитель0 ный разряд. Это выполняется в процессе реализации блока Корректирующее слово данных 00 ... О. Дефект, выявленный тестом, устраним путем выполнения блока Установить 1 в дефектном разряде кор5 ректирующего слова данных. В результате произойдет переключение демультиплексо- ра 9 и мультиплексора 7 соответствующих дефектному разряду, Соответствующий разряд информационных входов 12 устройства через второй выход демультиплексора 9 и

элемент ИЛИ 10 подключится к дополнительному информационному входу накопителя 1, а дополнительный выход накопителя 1 через соответствующий мультиплексор 7 подключится к одному из выходов 8 устрой- ства. Иначе говоря, произойдет замещение дефектного разряда накопителя 1 дополнительным. Таким образом, при появлении одиночного отказа (или дефекта) работоспособность памяти восстанавливается (Исп- равно) и лишь при повторном отказе возможна потеря работоспособности. Формула изобретения Отказоустойчивое запоминающее устройство, содержащее накопитель, вход об- ращения которого является одноименным входом устройства, сумматоры по модулю два, выходы которых соединены с адресными входами накопителя, первый регистр, выходы которого соединены с первыми вхо- дами сумматоров по модулю два, информа- ционные входы первого регистра соединены с вторыми входами сумматоров по модулю два и являются адресными входами устройства, вход синхронизации пер- вого регистра является первым входом задания режима устройства, отличающееся тем, что, с целью расширения области применения устройства за счет возможности коррекции данных, в него введены демультиплексоры, второй регистр, элемент ИЛИ и мультиплексоры по числу разрядов накопителя, выходы мультиплексоров являются информационными выходами устройства, первые информационные входы мультиплексоров соединены с выходами накопителя, вторые информационные входы мультиплексоров объединены и подключены к выходу дополнительного разряда накопителя, первые выходы демультиплек- соров соединены с информационными входами накопителя, выход элемента ИЛИ соединен с входом дополнительного информационного разряда накопителя, входы элемента ИЛИ соединены с вторыми выходами демультиплексоров, выходы второго регистра соединены с управляющими входами мультиплексоров и демультиплексоров, информационные входы второго регистра соединены с информационными входами демультиплексоров и являются информационными входами устройства, вход низации второго регистра является r-op: ui входом задания режима устройства

( Нача/toj

Изобретение относится к вычислительной технике и может быть использовано при разработке интегральных микросхем памяти, вычислительных машин и устройств. Цель изобретения - расширение области применения устройства за счет возможности коррекции данных. Отказоустойчивое запоминающее устройство содержит накопитель 1, вход обращения 2, сумматоры 3 по модулю два, первый регистр 4, адресные 5 входы, первый 6 вход задания режима, мультиплексоры 7, информационные 8 выходы, демультиплексоры 9, элементы ИЛИ 10, второй регистр 11, информационные 12 входы и второй 13 вход задания режима работы устройства. При появлении одиночного отказа (или дефекта) работоспособность памяти восстанавливается ("Исправно") и лишь при повторном отказе возможна потеря работоспособности ("Отказ"). 2 ил.

тфтитир Iff т кочвект руашее слов адреса