Обнаружитель комбинаций двоичных сигналов Советский патент 1990 года по МПК H04Q5/16 

комбинации двоичных сигналов момента прихода. Цель изобретения - повьппение точности обнаружения. Обнаружитель содержит регистр 1 сдвига информации мультиплексоры 2 и 3,элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 20, счетчики 5 и 21 импульсов, анализаторы (А) 6 и 22 несовпадений в обнаруживаемом блоке, счетчики 7 и 30 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 постоянной памяти, Формирователь 10 импульсов, элементы И 11, 14, 18, 28

и 29, счетчиг 12 количества обнаруженных блоков, А 13 обнаруживаемой .комбинации, триггер 15, А 16 окончания сообщения, одновибратор 17, элемент НЕ 19, триггер 23 полярности, элемент ИЛИ 24, элемент И-НЕ 25, сумматор 26 по модулю два и триггер 27 блокировки. Цель достигается за счет того, что информация с выхода устройства всегда поступает в позитиве и не зависит от полярности принимаемой двоичной комбинации. 1 ил.

Изобретение относится к технике свяхи и может быть использовано в приемных устройствах или в устройствах обработки данных для обнаружения комбинации двоичных сигналов момента прихода. Цель изобретения - повышение точности обнаружения. Обнаруживатель содержит регистр 1 сдвига информации, мультиплексоры 2 и 3, элементы Исключающее ИЛИ 4 и 20, счетчики 5 и 21 импульсов, анализаторы (А) 6 и 22 несовпадений в обнаруживаемом блоке, счетчики 7 и 30 длины обнаруживаемого блока, счетчик 8 адреса, блок постоянной памяти 9, формирователь 10 импульсов, элементы И 11,14,18,28 и 29, счетчик 12 количества обнаруженных блоков, А 13 обнаруживаемой комбинации, триггер 15, А 16 окончания сообщения, одновибратор 17, элемент НЕ 19, триггер 23 полярности, элемент ИЛИ 24, элемент И-НЕ 25, сумматор 26 по модулю два и триггер 27 блокировки. Цель достигается за счет того, что информация с выхода устройства всегда поступает в позитиве и не зависит от полярности принимаемой двоичной комбинации. 1 ил.

Изобретение относится к технике связиИ может быть использовало в приемных устройствах или в устройствах обработки данных для обнаружения комбинации двоичных сигналов момента прихода.

Цель изобретения - повышение точнбсти обнаружения.

На чертеже представлена структурная электрическая схема обнаружения комбинаций двоичных .сигналов.

,Обнаружитель комбинаций двоичных .сигналов содержит регистр 1 сдвига информации, первьй и второй мультиплексоры 2 и 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, первый счетчик 5 импульсов, первый анализатор 6 несовпадений в обнаруживаемом блоке, первьй счетчик 7 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 постоянной памяти. Формирователь 10 импульсов, первый элемент И 11, счетчик 12 количества обнаруженных блоков, анализатор 13 обнаруживаемой комбинации, втрой элемент И 14, триггер 15, анализатор 16 окончания сообщения, одновибратор 17, третий элемент И 18, элемент НЕ 19, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, второй счетчик 21 импульсов, второй анализатор 22 несовпадейий в обнаруживаемом блоке, триггер 23 полярности, элемент ИЛИ 24, элемент. И-НЕ 25, сумматор 26 по модулю два, триггер 27 блокировки, четвертый и пятый элементы И 28 и 29 и второй счетчик 30 длины обнаруживаемого блока..

Обнаружитель комбинаций двоичныхсигналов работает следующим образом При включении устройства триггер 15, счетчик 8 адреса и счетчики 5 и

21 импульсов принудительно обнуляются, а триггер 27 устанавливается в 1 внешним устройством (не показано) , в результате чего на адресных входах блока. 9 устанавливаются нулевой адрес, по которому из блока 9 считываются следукяцие коды: на К-входахкод длины обнаруженного блока, на п-выходах - код эталонной комбинации обнаруженного блока, на В. -и R, выходах - код максимально допустимого числа несовпадений обнаруживаемого блока для позитива и негатива, на S-выходах - код числа блоков обнаруживаемой двоичной комбинации, на т-в.ыходах - код признака окончания сообщения.

Число разрядов блока 9 равно VI К + п + В -«- RJ + S + т.

Двоичный сигнал поступает на информационный вход регистра 1, в котором он поспедовательно сдвигается с помощью синхроимпульсов, вырабатываемых устройством синхронизации (не показано).

Каждый синхроимпульс осуществляет также запись кода длины обнаруживаемого блока в счетчик 7; сброс счетчиков 5 и 21 импульсов и запускает Формирователь 10.

Формирователь 10 вырабатывает импульсы частотой f, поступающие на вычитающий вход счетчика 7 (частота f., n-f д, где f gx частота мани-. пуляции входного сигнала).

Состояние выходов счетчика 7 длины обнаруживаемого блока изменяется от предварительно записанного значения до нуля и воздействует на адресные вх.оды мультиплексоров 2 и 3, чем достигается поочередный опрос входов мультиплексоров 2 и 3. Дости нув нулевого значения, счетчик 7 вы рабатывает на выходе Меньше или равно нулю сигнал, поступакиций на вход блокировки йзормирователя 10 и запрещающий выработку импульсов частоты f и fjj (импульсы частоты f сдвинуты относительно ,). . На выходах элементов ИСКЛЮЧАЩЕЕ ИЛИ 4 и 20 возникают сигналы при несовпадении сигналов на одноименных входах мультиплексоров 2 и 3. На входе мультиплексора 2 присутствует входная информация, а на входе мультиплексора 3 - эталонная. На вход стробирования элементов ИСКЛЮЧАЩЕЕ ИЛИ 4 и 20 поступают импульсы .с Формирователя 10. Выявленные несовпадения подсчитываются счетчиками 5 и 21 и передаются длясравнения на анализаторы 6 и 22 (позитив и негатив соответственно). При превышении значений счетчиков 5 и 21 заранее заданных значений максимально допустимого числа несовпадений, код которого получен из 9, на гтервых выходах анализато ров 6 или 22 появляется сигнал, который поступает на один из входЬв элемента ИЛИ 24, а с выхода его - на вход элемента К 14, где он стробируется сигналом с выхода Меньше или равно нулю первого счетчика 7 длины обнаруживаемого блока. Таким образом, если после опроса всей последовательности количество несовпадений не превьшает заранее заданных для позитива, или негатива значений, то принимается решение об обнаружении первого блока обнаруживаемой двоичной комбинации, при этом триггер 23 принимает соответствующее значение (позитив или негатив) и си нал с выхода элемента И 14 через одновибратор 17. воздействует на .счетный вход счетчика 8 адреса, изменяя состояние его выходов, а следователь но,, и состояние выходов блока 9, под готавливая таким образом устройство для обнаружения следующего блока. Оп новремено сигнал с выхода элемента и 14 поступает на счетный вход счетчика 12 количества обнаруженных блоков. Если же первый блок не бьш обнаружен, то вновь пришедший синхроимпульс сдвинет информацию в регистре 1 1 и обнулит счетчики 5 и 21. Далее снова проходит поразрядное сравнение входной и эталонной последовательности до тех пор, пока не обнаружится искомый блок. После выявления первого и последуюпшх блоков одновибратор 17 заносит код длины обнаруженного блока в счетчик 30 и устанавливает триггер 27 блокировки в О, тем самым блокируя элементы И 14 и 28. Блокировка необходима для исключения из анализа «следующего блока разрядов инЛормйции, которые принимали участие в обнаружении предыдущего блока. Для этого синхронизирующий Вход устройства подключен к одному из входов элемента И 29, второй вход которого подключен ir выходу . триггера 27, при этом с каждым синхроимпульсом на вычитающий вход счетчика 30 поступают сигналы. Появление сигнала Меньше или равно нулю на выходе счетчика 30 сигнализирует устройству о том, что в регистре 1 находятся разряды, необходимые для анализа следующего блока, при этом триггер 27 изменяет свое состояние и подает разрешающий сигнал на третьи входы элементов И 14 и 28. Если при этом на- вторых выходах (Не равно) первого и второго анализаторов 6 к 22 одновременно присутствуют сигналы, то с выхода элемента И-НЕ 25 поступает сигнал на второй вход четвертого элемента И 28,. который сигнализирует об отсутствии выявления блока. При этом на выходе элемента И 28 в Фазе с сигналом Меньше или равно нулю счетчика 7 появляется сигнал, который сбрасывает счетчики 8 и 12 и устройство переходит в режим поиска первого блока заданной двоичной комбинации. Если происходит выявление следующего блока, го на выходе второго элемента И 14 появляется сигнал, который поступает на вход счетчика 12. Счетчик 12 при обнаружении каждого блока изменяет свое состояние, а анализатор 13 сравнивает содержимое счетчика 12 с числом блоков, постуившим из блока 9, и при равенстве ьщает сигнал обнаружения искомой воичной комбинации на элемент И 18, где он стробируется сигналом одновибатора 17. С выхода элемента И 18 . игнал поступает на установочный 7 . . S-вход триггера 15, с выхода тригге ра 15 сигнал поступает на второй вход элемента И 14, разрешая переда чу на вход сумматора 26 по модулю два информации с первого выхода регистра 1 сдвига. На второй вход сумматора 26 по модулю два поступает сигнал с выход триггера 23 полярности, поэтому информация с выхода устройства всегд поступает в позитиве и не зависит от полярности принимаемой двоичной комбинации. Анализатор 16 окончания сообщения при совпадении входной инЛормации с кодом эталона конца сообщения выдает сигнал, который поступает на установочные R-входы триггеров 15 и 27, и сбрасывает счетчик 8, и таким образом устройство блокирует свой выход, а само Переходит в режим поиска первого блока заданной двоично комбинации. Формула изобретения Обнаружитель комбинаций двоичных сигналов, содержйпдай регистр сдвига информации, синхронизируняций вход которого объединен с установочным входом первого счетчика импульсов, синхронизирующими входами первого счетчика длины обнаруживаемого блока и Формирователя импульсов, N выходов регистра сдвига информации подключены к соответствующим N входам первого мультиплексора, а первый разряд - к первому входу первог элемента И, второй вход которого со единен ,с выходом триггера, причем пе вые М из N выходов регистра сдвига информации подключены к соответствующим М первым входам анализатора окончания сообщение, вторые М входов которого подключены к соответствующим М первым выходам блока постоянной памяти, S вторых выходов которого подключены к соответствующим S первым входам анализатора обнаруживаемой комбинации, S вторых входов которого подключены к соответствующим S выходам счетчика количества обнаруженных блоков, выход ftepBoro и второго мультиплексоров соединены соответственно с первыми и вторыми входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход которо го подключен к первому выходу Форми 2 рователя импульсов, второй выход которого подключен к вычитающему входу первого счетчика длины обнаруживаемого блока, R первых входов первого анализатора несовпадений в обнаруживаемом блоке соединены с R-выходами первого счетчика импульсов, счетный вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, R вторых входов первого анализатора несовпадений в обнаруживаемом блоке соединены с R третьими выхода блока постоянной памяти, N четвертых выходов которого подключены к N первым входам второго мультиплексора, L вторых входов которого попарно объединены с L вторыми входами первого мультиплексора и подключены к соответствующим L выходам первого счетчика длины обнаруживаемого блока, выход Меньше ид равно нулю которого подключен к объединенным первому входу второго элемента И и входу блокировки Формирователя импульсов, К информационных входов первого счетчика длины обнаруживаемого блока подключены к соответствующим К пятым выходам блока постоянной памяти, адресные входы которого подключены к выходам счетчика адреса, первый вход установки нуля которого объединен с входом установки нудя триггера и подключен к выходу анализатора окончания сообщения, вход установки единицы триггера объединен с вторым входом установки нуля счетчика адреса и с установочным входом счетчика количества обнаруженных блоков и подключен к выходу третьего элемента И, первый вход которого объединен со счетным входом счетчика адреса и подключен к выходу одновибратора, вход которого объединен со счетным входом счетчика количества обнаруженных блоков и подключен к выходу второго элемента И, выход анализатора обнаруживаемой комбинации соединен с вторым входом третьего элемента И, отличающийся тем, что, с целью повьщ1ения точности обнаружения , в него введены элемент. НЕ, второй элемент ИСКЛЮЧАЮПЕЕ ИЛИ, второй счетчик импульсов, второй анализатор, несовпадения в обнаруживаемом блоке, триггер полярности, элемент ИЛИ, элемент И-НЕ, сумматор по модулю два, триггер блокировки, четвертый и пятый элементы И и второй

I счетчик длины обнаруживаемого блока, при этом выходы первого мультиплексора через эл1вмеит НЕ подключены к первым входам второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которого подкл 0чены к выходам второго мультиплексора, первый выход Формирователя импульсов подключен к третьему входу второго элемента ИСКЛЮЧАЩЕЕ ИЛИ выход которого соединен со счетным входом второго счетчика импульсов, установочный вход которого объединен с установочным входом первого счетчика импульсов, R выходов второго счетчика импульсов соединены с R первыми входами второго анализатора несовпа дений в обнаруживаемом блоке, R вторых входов которого подключены к R дополнительным выходам блока постоянной памяти, первые выходы первого и второго анализаторов несовпадений в обнаруживаемом блоке соединены соответственно с первыми и вторыми входами элемента ИЛИ, первый вход которого соединен также с установочным входом триггера полярности, ,счетный вход которого соединен с вторым входом элемента ИЛИ, вторые выходы первого и второго анализаторов несовпадений в обнаруживаемом блоке соединены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с первым входом четвертого элемента. И, второй вход которого соединен с прямым выходом триггера блокировки и вторым входом .

второго элемента И, третий вход которого соединен с выходом элемента ИЛИ, синхронизирующий вход регистра сдвига информации соединен также с первым входом пятого элемента И, выход которого соединен с вычитающим входом второго счетчика длины обнаруживаемого блока, К информационных входов которого подключены к соответствующим К пятым выходам блока постоянной памяти, выход второго счетчика длины обнаруживаемого блока соединен с установочным входом триггера

блокировки, первый установочный вход которого объединен с установочным входом второго счетчика длины обнаруживаемого блока и подключены к выходу одновибратора, установочный вход

0 триггера объединен с вторым установочным входом триггера блокировки, инверсный выход которого соединен с вторым входом пятого элемента И, выход Меньше или равно нупю первого

5 счетчика длины обнаруживаемого блока соединен с третьим входом четвертого элемента И, выход которого соединен с третьим установочным входом счетчика адреса и вторым установочным входом счетчика количества обнаруженных блоков, выход анализатора обнаруживаемой комбинации соединен с вторым входом третьего элемента ИЛИ, а выход триггера соединен с первым входом сумматора по модулю два, второй вход которого соединен с выходом триггера полярности.