Устройство для контроля последовательностей импульсов Советский патент 1991 года по МПК G06F11/16 

Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи.

Целью изобретения является повышение достоверности контроля за счет контроля временного интервала между Контролируемыми последовательностями.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - временная диаграмма его работы.

Устройство содержит блок памяти 1, первый 2 и второй 3 счетчики, регистр 4, первый 5 и второй 6 коммутаторы, дешифратор 7, генератор 8 импульсов, элемент И 9, одновибратор 10, первый

11 и второй 12 элементы ИЛИ, входы 13 контролируемой последовательности, тактовый вход 14, группа 15 входов номера контролируемой последовательности, выход 16 ошибки устройства, первая 17 и вторая 18 группы выходов блока памяти 1 и элемент НЕ 19„

Блок памяти 1 представляет собой ПЗУ статического типа. Он предназначен для хранения программы контроля последовательностей импульсов, поступающих на входы 13 устройства. С первой группы 17 выхода блока памяти 1 считывается код номера входа, по которому должен поступить очередной импульс контролируемой последовательности, а с второй группы 18 - код временного интервала, в течение которого он должен поступить.

О СП

tsD

00

со

Счетчик 2 служит для записи, хранения, модификации и выдачи адреса для блока памяти 1. Запись начального, адреса контролируемой последова- тельности, поступающего на группу информационных входов счетчика 2 с группы 15 входов устройства, осуществляется по заднему фронту синхронизации, поступающему на вход разрешения записи счетчика 2 с входа 14 устройства.

Модификация адреса осуществляется путем увеличения предыдущего адреса .на единицу по заднему фронту импуль- са, поступающего на счетный вход счетчика 2.

Счетчик 3 предназначен для контрол временного интервала. По заднему фронту импульса, поступающего на вход разрешения записи счетчика 3, в него записывается код, поступающий на его группы информационных входов с группы 18 выходов блока памяти 1. Отсчет времени осуществляется вычитанием из хранимого в счетчике 3 кода числа импульсов, поступающих на его счетный вход, которое осуществляется только при единичном сигнале на его уп- {равлчюцем входе.

Регистр 4 служит для хранения кода номера входа, по которому в текущий момент времени должен поступить очередной импульс, который записывается в регистр 4 с группы 17 выходов блока памяти 1 по заднему фронту импульса,, поступающего на его синхро- вход.

Коммутатор 5 служит для формирова- ния импульса на второй вход элемента ИЛИ 11, если поступивший на входы 13 устройства импульс соответствует контролируемой последовательности импульсов.

Коммутатор 6 формирует импульс на выходе, если поступивший на один из входов 13 устройства не принадлежит контролируемой последовательности.

Дешифратор 7 в соответствии с ко- дом, поступившим с выхода регистра 4, формирует управляющие сигналы на выходы коммутаторов 5 и 6, что позволяет различать импульсы, принадлежащи и не принадлежащие контролируемой последовательности .

Генератор 8 импульсов формирует на свос м выходе последовательность импульсов для отсчета временного ин.

-

5

0 5 n

о 5

-

5

тервала при единичном сигнале на его входе.

Элемент И 9 служит для формирования сигнала управления счетчиком 3. При наличии в счетчике 3 кода, отличного от нуля, на выходе элемента И 9 формируется единичный сигнал, а при обнулении счетчика 3 - нулевой.

Одновибратор 10 формирует на своем выходе по заднему фронту импульса, поступившего на его вход с входа 14 устройства, единичный импульс, длительность которого превышает время, необходимое для записи информации в счетчик 2 и появления устойчивой информации на выходе блока памяти 1.

Элемент ИЛИ 11 служит для управле ния генератором 3 импульсов синхронизации счетчика 3 и регистра 4 и счетом счетчика 2 по сигналам, поступающим на его входы с выходов коммутатора 5 и одновибратора 10.

Элемент ИЛИ 12 служит для формирования обобщенного сигнала ошибки при поступлении на его прямой вход единичного сигнала с выхода коммутатора 6 - в случае нарушения контролируемой последовательности и при поступлении нулевого сигнала на его инверсный вход с выхода элемента И 9 - по окончании временного интервала ожидания очередного импульса.

Устройство работает следующим об« разом.

В исходном состоянии элементы памяти устройства обнулены (цепи начальной установки на фиг. 1 условно не показаны), на выходе 16 присутствует единичный сигнал.

По синхроимпульсу, поступившему на вход 14, в счетчик 2 с группы 15 входов записывается первый адрес М контролируемой последовательности и с выхода счетчика 2 поступает на вход блока памяти 1. На группе 17 выходов блока памяти 1 появляется код номера входа (например,131) и поступает на информационный вход регистра 4, а на группе 18 выходов появляется код временного интервала N и поступает на информационные входы счетчика 3.

Одновременно по синхроимпульсу, поступившему на вход 14, одновибра- тор 10 сформирует импульс, по заднему фронту которого в регистр 4 запишется .код номера входа (131), в счетчик 3 - код временного интерва-

ла N (, а счет ми к

увеличит свое г.пгюянне ня единицу (М + 1).

Кол номера входа U3i) поступает с выхода регистр.- 4 на вход дешифратора 7, По этому коду дешифратор 7 формирует единичный сигнал на i-м выходе и нулевые - на остальных, В результате i-й выходной сигнал де- ршфратора 7 открынает i-и информационный вход ког мутатора 5 и закрывает i-п информационный вход коммутатора 6. На выходе элемента И 9 появляется единичный сигнал, который разрешает- счет счетчика 3, который начинает отсчет временного интервала и на выходе 16 ошибки пропадает единичный сигнал. На группе 17 выходов блока памяти 1 появляется код номера входа, по которому должен поступить последующий импульс, а на группе 18 выходов - код временного интервала, в течение которого он должен поступить.

При поступлении импульса на вход 131 в течение заданного временного интервала (т.е. при правильной реализации контролируемой последовательности) последний через коммутатор 5 и элемент ИЛИ 11 поступает на входы разрешения записи счетчика 3 и регистра 4 и на счетный вход счетчика 2 В регистр 4 записывается код входа (13J)1, в счетчик 3 - код временного интервала N-, счетчик 2 увеличивает свое состояние на единицу (станет М + 2) и на группе 17 выходов блока памяти 1 появляется код входа (10t) а на выходе 18 блока памяти 1 - код временного интервала и т.д.(см.фиг.2 Цикл работы устройства повторится.

Если контролируемая последовательность искажена и очередной импульс поступил на другой вход (например, 13.U), то отот импульс не пройдет на выход коммутатора 5. Однако он пройдет через коммутатор 6 и элемент ИЛИ 12 и сформирует на выходе 16 устройства сигнал ошибки (см.фиг. 2б).

Если одновременно с импульсом, соответствующим входной последовательности, поступит импульс на любой другой вход, то этот импульс все равно пройдет через коммутатор 6 и на выходе 16 устройства будет сформирован сигнал лпибки.,

Если же за время интервала ожидаемый импульс не поступит, то счетчик 3 обнулится,на выходе элемента И 9 появится нулевой сигнал, который запретит дальнейший счет счетчику 3, а на выходе 16 устройства элемент ИЛИ 12 сформирует сигнал ошибки (см. фиг. 2в).

По окончании контролируемой последовательности из блока памяти 1 (с групп 17 и 18 выходов) будет считан нулевой код. Нулевой код группы 18 выходов блока памяти 1 запишется в счетчик 3, на выходе элемента И 9 появится нулевой сигнал, на выходе 16 устройства сформируется

5 сигнал ошибки, который будет держаться.на нем до начала контроля следующей последовательности.

5

0

5

0

5

0

5

Формула изобретения

Устройство для контроля последовательностей импульсов, содержащее блок памяти, первый счетчик, регистр , первый и второй коммутаторы, дешифратор, причем входы контролируемой последовательности устройства соединены с информационными входами первого и второго коммутаторов, выходы дешифратора соединены с управляющими входами первого коммутатора и инверсными управляютцими входами второго коммутатора, отличающееся тем, что, с целью повышения достоверности контроля между контролируемыми последовательностями за счет контроля временного интервала, в него введены элемент НЕ, второй счетчик, генератор импульсов, элемент И, одновибратор, первый и второй элементы ИЛИ, причем вход одновибратора соединен с входом разрешения записи первого счетчика и является тактовым входом устройства, группа информационных входов первого счетчика является группой входов номера контролируемой последовательности устройства, группа входов первого счетчика соединена с группой адресных входов блока памяти, первая группа информационных выходов которого соединена с группой информационных входов регистра, вторая группа информационных выходов блока памяти соединена с группой информационных входов второго счетчика, выход одновибратора соединен с первым входом первого элемента ИЛИ, прямой выход которого соединен со счетным входом первого счетчика и с входами разрешения записи второго счетчика и регистра, группа выходов которого соединена с труп,//

В

А

Я

/ 17 Щ

V

Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки инАормации, свячи. Отличительной особенностью устройства является то, что оно позволяет контролировать временной интервал, в течение которого должен выступить очередной импульс контролируемой последовательности,, Целью изобретения является повышение достоверности контроля за счет контроля временного интервала между контролируемыми последовательностями. Поставленная цель достигается ча счет введения одновибратора 10, элементов ИЛИ 11, 12, генератора 8 импульсов, элемента И 9, счетчика 3 и элемента НЕ 19. 2 ил. /

Редактор Т. Иванова

S «W2

Составитель К. Торопов

Техред М.Дидык

Фиг.1

Корректор Л. Патай