Устройство для адресации блоков памяти Советский патент 1991 года по МПК G06F12/00 

1

(21)4678634/24

(22)14.04.89

(46) 07.07.91. Бкш. № 25

(72) О.А.Титов и О.Ю.Гордиенко

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 1388877, кл. G 06 F 12/00, 1986.

Авторское свидетельство СССР № 1573458, 30.01.89.

(54)УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ БЛОКОВ ПАМЯТИ

(57)Изобретение относится к вычислительной технике и может быть использовано для адресации к блокам памяти. Целью изобретения является упрощение

устройства и расширение функциональных возможностей за счет реализации режима обращения к блокам памяти как по возрастанию, так и по убыванию адресов формирования признака переполнения. Устройство содержит регистр 1 адреса, дешифратор 2, группу п переключателей 3, группу п элементов 4 коммутации первого типа, группу п элементов 5 коммутации второго типа, шифратор 7, группу п элементов И-ИЛИ 9, дополнительный переключатель 10, дополнительный элемент 11 коммутации второго типа и дополнительный элемент И-ИЛИ 12. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для адресации к блокам памяти. Целью изобретения является упрощение устройства и расширение функциональных возможностей за счет реализации режима обращения к блокам памяти как по возрастанию, так и по убыванию адресов формирования признака переполнения. Устройство содержит регистр 1 адреса, дешифратор 2, группу N переключателей 3, группу N элементов 4 коммутации первого типа, группу N элементов 5 коммутации второго типа, шифратор 7, группу N элементов И-ИЛИ 9, дополнительный переключатель 10, дополнительный элемент 11 коммутации второго типа и дополнительный элемент И-ИЛИ 12. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для адресации к блокам памяти.

Цель изобретения - упрощение устройства и расширение функциональных возможностей за счет реализации режима обращения к блокам памяти как по возрастанию, так и по убыванию адресов и формирования признака перепол- нения.

На чертеже представлена функциональная схема устройства для адресации блоков памяти.

Устройство содержит регистр 1 адре Оа, дешифратор 2, группу п переклю- ателей 3, группу п элементов 4 коммутации первого типа (ЭК1), группу п Элементов 5 коммутации второго типа (ЭКИ), адресный вход 6, шифратор 7, 4дресный выход 8, группу п элементов И-ИЛИ 9, дополнительный переключатель 10, дополнительный элемент 11 коммутации второго типа, дополнительный элемент И-ИЛИ 12, вход 13 управ- лення и выход 14 переполнения.

Элемент И-ИЛИ реализует логическую функцию F A+B-C, где А,В,С - ло- ическое состояние сигналов на 1-м, , 3-м входе соответственно. ( ЭК 1-го типа реализует следующие логические функции: на первом выходе , на втором выходе К, где Н, К - логическое состояние на первом и втором входах соответст- венно.

Элемент коммутации 11-го типа представляет собой мультиплексор, подключающий по сигналу на управляющем входе к выходу сигналы либо с первого, либо с второго входов.

Устройство работает следующим образом.

Переключатели 3 устанавливаются в состояния, соответствующие состояниям блоков памяти. Сигнал высокого уровня (ВУ) на выходе переключателей соответствует состоянию Блок включен (Годен), сигнал низкого уровня (НУ) - Блок выключен (Не го- ден).

Рассмотрим работу устройства в режиме обращения к блокам памяти по ворастанию адресов.

Согласно адресу, который хранится в регистре 1 адреса, на i-м выходе дешифратора 2 формируется сигнал ВУ, который активирует выбранный i-й элемент И-ИЛИ, на выходе которого устанавливается ВУ.

Если на выходе 1-го элемента И-ИЛИ установлен ВУ, а следующий (1+1)-й переключатель включен, то на выходе следующего (i+1)-ro ЭК II, втором входе и втором выходе ЭК I формируются ВУ, а на первом выхо-. до (i+O-ro ЭК1 НУ,задающий НУ и на выходе следующего (i+1)-го элемента И-ИЛИ.

Таким образом, на втором выходе следующего (i+1)-ro ЭК I формируется ВУ сигнала адреса следующего работоспособного блока памяти, который затем кодируется в шифраторе 7 и в двоичном коде поступает на выход устройства. При этом на всех остальных входах шифратора 7, вторых выходах ЭК I установлен НУ. Если же дешифратор 2 активирует последний n-й выход, на выходе n-го элемента И-ИЛИ, выходе 14 переполнения устройства формируется ВУ, одновременно сигнал ВУ поступает на первый вход дополнительного ЭК II, а также на выход 14 переполнения и второй вход дополнительного элемента И-ИЛИ. Если дополнительный и первый переключатели включены, то на втором выходе первого ЭК I формируется ВУ, который затем поступает в шифратор.

Если (i+1)-e переключатели, последующие за выбранным i-м выходом дешифратора 2, выключены, то на выходе одного из ЭК I, соответствующего какому-либо следующему включенному блоку памятиfустанавливается ВУ.

Если последний переключатель выключен, то на втором выходе ЭК I формируется НУ, а на выходе п-го элемента И-ИЛИ, дополнительном ЭК II, выходе 14 переполнения устройства - ВУ, что показывает переполнение устройства. При этом, если дополнительный и первый переключатели включены, на выходе дополнительного элемента И-ИЛИ и втором выходе первого ЭК I устанавливается ВУ, происходит обращение к 1-му входу шифратора 7.

Работа предлагаемого устройства адресации в режиме обращения к блокам памяти по убыванию адресов проис- ходит аналогичным образом, как и при обращении по возрастанию адресов, за исключением порядка коммутации элементов И-ИЛИ, ЭК I- и 11-го типов между собой, которая реализуется по

ранее описанному алгоритму по сигна-- лу управления возрастания - убывания I адресов, поступающему на управляющие входы ЭК II.

В режиме обращения к блокам памяти по убыванию адресов по адресу, содержащемуся в регистре 1 адреса, предлагаемое устройство формирует адрес следующего включенного блока памяти с меньшим адресом. При выбранном нулевом выходе дешифратора 2 на выходе дополнительного элемента И-ИЛИ 12, втором входе n-го ЭК I, втором входе n-го элемента И-ИЛИ 9 устанавливается ВУ.

Если n-й переключатель включен, то на выходе n-го элемента И-ИЛИ 9 формируется НУ, а на втором выходе n-го ЭК I и на n-м входе шифратора ВУ. Таким образом происходит адресация к следующему работоспособному, блоку памяти (п-му).

Таким образом, i-му адресу обращения в предлагаемом устройстве всегда соответствует i-й блок памяти из числа неотключенных и незанятых блоков памяти. Предлагаемое устройство реализует режимы обращения к блокам памяти как по возрастанию, так и по убыванию адресов и формирует признак переполнения .

Формула изобретения

7

Устройство для адресации блоков памяти, содержащее регистр адреса, дешифратор, группу п переключателей, группу п элементов коммутации первого типа, группу п элементов коммутации второго типа, шифратор адреса, причем информационный вход регистра адреса является адресным входом устройства, выход регистра адреса является входом дешифратора, выход первого переключа- теля соединен с первым входом первого в группе элемента коммутации перво

10

15

20

25

30

35

Q д5 го типа, выход шифратора является адресным выходом устройства, отличающееся тем, что, с целью упрощения устройства и расширения его функциональных возможностей за счет реализации режима обращения к блокам памяти как по возрастанию,так и по убыванию адресов и формирования при-: знака переполнения, в него введены дополнительный Переключатель, дополнительный элемент коммутации второго типа и группа п элементов И-ИЛИ, причем нулевой выход дешифратора соединен с первым входом дополнительного элемента И-ИЛИ, а i-й выход дешифратора (где ,...,п) соединен с первым входом 1-го элемента И-ИЛИ, второй вход которого является выходом 1-го элемента коммутации второго типа, а третий вход 1-го элемента И-ИЛИ соединен с первым выходом 1-го элемента коммутации первого типа, третий вход дополнительного элемента И-ИЛИ соединен с выходом дополнительного переключателя, выход 1-го элемента И-ИЛИ соединен с первым входом (i+1)-ro элемента коммутации второго типа, а также с вторым входом (irl)-ro элемента коммутации второго типа, выход 1-го переключателя является пер- - вым входом 1-го элемента коммутации первого типа, второй вход которого соединен с выходом 1-го элемента коммутации второго типа, выход дополнительного переключателя является третьим входом первого элемента И-ИЛИ, второй выход 1-го элемента коммутации, первого типа является i-м входом шифратора, третий вход 1-го элемента ком-i мутации второго типа является входом управления устройства, выход дополнительного элемента коммутации второго типа соединен с вторым входом дополнительного элемента И-ИЛИ и является выходом признака переполнения устройства .