Вычислительное устройство Советский патент 1991 года по МПК G06F17/16 G06F7/548 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях.

Цель изобретения - расширение класса решаемых задач за счет возможности преобразования трехмерных координат и повышение быстродействия

На чертеже представлена функциональная схема устройства,,

Устройство содержит регистры аргументов 1-3, умножители 4-6, регистры коэффициентов 7-15, сумматоры 16-18, регистры результатов 19-21, блок управления 22, буферные регистры 23-25, мультиплексоры 26-43, умножители 44-49, сумматоры 50-55, регистры результатов 56-61, мультиплексоры 62-64 о

Устройство функционирует следующим образомо

Устройство реализует следующий алгоритм преобразования:

,

где X - координаты, подлежащие преобразованию, X - преобразованные координаты:

(а« atQ.aft матРиЧа аз преобразования.

На выходах сумматоров 16,50,53 образуются суммы

aH.x +a,ft-x4, ajy-X, , аъ Х, + + аурХ, на выходах сумматоров 17,51, 54 образуются произведения а X, аи-хЈ, а. X.

По очередному фронту ПрХ осущест- Б- чется прием значений Х, х|, х| в регистры 1-3 соответственно.

По спаду ПрХ номер 3 осуществляется: .обращение к умножителям 4,44,47 для вычисления значения , , аь-у Х31 обращение к умножителям 5, 45, 48 для вычисления значений ай«Х|, аее-хЈ, aju. Х, обращение к умножителям 6,46,49 для вычисления значений а ц Х, ag.1 Х, , Пее

О 00 Ч)

ю VI

репись в регистры 23,24 значений Х и Х соответственно, перепись в регистр 25 значения Xу

Начнем рассмотрение работы устрой- ства в момент приема очередных значений координат X и значений матрицы А по сигналу ПрХ от блока управления 22

По положительному перепаду ПрХ номер 1 осуществляется прием значений Х Хд в регистры 1-3 соответственно и прием значений а)(, а щ,,

а2й %3з ай4 аЭЙ аЗЭв регистры 7-1.5 соответственно. По отрицательному перепаду ПрХ осуществляется обра- щение к умножителям 4,44,47 для вычисления значений ам Уц 9 X,, ЕЗ/- X соответственно и перепись в буферные регистры 23, 24 значений KQ и Хз соответственно.

На выходах сумматоров 16,50,53 образуются результаты умножения

% x/(s a2/f

X, , которые запоминаются в регистрах 19,56,59 соответственно.,

По фронту ПрХ осуществляется прием качений (х|, Х, x| в регистры 1-3 соответственно. По спаду ПрХ осуществляется s обращение к умножителям 4э44,47 для вычисления значений а,.а,Х, аае/хЈ, Ха; обращение к умножителям. 5,45,48 для вычисления значений ал Х, , перепись в регистры 23,24 значений Xg и ХЁ соответственно, перепись в регистр 25 значения

На выходах сумматоров 16,50,53 образуются суммы а «

а«и xl+a&r х +аез- хэ х1+ам- ха+ Xijs на выходах сумматоров 17, 31,54 образуются суммы а х|,

31 U Х4+а22 Xi2-s (г +аЭ2. Хе на выходах сумматоров 18,52,55 образуются произведения а. х,,

Сигнал ПрХ № 4 назван сигналом ВПК Положительный уровень ВП1, объединяясь по ИЛИ с ПВ 2, ВИЗ, служит . разрешением работы мультиплексора 62, разрешающего выдачу сумм а.л

a(i«i Xt+a49 хэ аеу- хл+аел.1 хе аеа хзэ

х/+аЗйч Xg.+a35 З на выходы X,

2 S°

Работа устройства по сигналам ПрХ

Б дальнейшем происходит аналогично вышеописанному„

Формула изобретения

Вычислительное устройство, содержащее четыре умножителя, четыре сум

5

0

5

0 ,.

Q

д

so

55

матора, четыре регистра результатов, четыре регистра коэффициентов, регистра аргументов и блок управления, причем выходы умножителей с первого по четвертый соединены с входами первых слагаемых сумматоров соотрет™ ственно с первого по четвертый, выходы которых соединены с информационными входами регистров результатов соответственно с первого по четвертый, выходы которых соединены с входами вторых слагаемых сумматоров соответ- ственно с первого по четвертьй, первый выход блока управления соединен с синхронизирующими входами регистров аргументов с первого по третий, иг- формационные входы которых соединены с входами аргументов соответственно с первого по третий устройства, отличающееся тем, то, с целью расширения класса решаемых задач за счет возможности преобразования координат и повышения быстродействия, в него дополнительно введены пять умножителей, пять сумматоровv пять регистров результатов,, пять регистров коэффициентов, три буферных регистра и двадцать один мультиплексор, причем выходы первого регистра аргументов соединены с первыми информационными входами первого, второго4 третье, : мультиплексоров, выход первого буферного регистра соединен с первыми информационными входами чет- вертого, пятого и шестого мультиплексоров, выход второго буферного регистра - с первыми информационными входами седьмого, восьмого и девятого мультиплексоров, выход первого регистра аргументов - с вторыми информационными входами седьмого, восьмого и девятого мультиплексоров,, выход первого буферного регистра - с вторы ми информационными входами первого, второго к третьего мультиплексоров, выход второго буферного регистра - с вторыми информационными входами четвертого, пятого и шестого мультиплексоров, выход первого регистра аргументов - с третьими информационными входами четвертого, пятого и шестого мультиплексоров, выход первого буферного регистра - с третьими информационными входами седьмого, восьмого и девятого мультиплексоров, выход второго буферного регистра - с третьими информационными входами первого, второго и третьего мультип

лексоров, выходы мультиплексоров с первого по девятый соединены с входами первых сомножителей умножт елей с первого по девятьй соответственно, входы вторых сомножителей которых соединены с выходами мультиплексоров с десятого по восемнадцатый соответственно, выходы регистров коэффициентов с первого по девятый соединены с первыми -it юрмационными входами соответственно десятого, тринадцатого, шестнадцатого, одиннадцатого, четырнадцатого, семнадцатого, двенадцатого, пятнадцатого и восемнадцатого мультиплексоров, с вторыми информационными входами соответственно шестнадцатого, десятого, тринадцатого, семнадцатого, одиннадцатого, четырнадцатого, восемнадцатого, двенадцатого и пятнадцатого мультиплексоров, с третьими информационными входами соответственно тринадцатого, шестнадцатого, десятого, четырнадцатого, семнадцатого, одиннадцатого, пятнадцатого, восемнадцатого и двенадцатого мультиплексоров, информационные входы регистров коэффициентов соединены с входами соответствующих коэффициентов устройства, выходы умножителей с пятого по девятьй - с входами первых слагаемых сумматоров с пятого по девятый, выходы которых соединены с информационными входами регистров результатов с пятого по девятьй, выходы которых соединены с входами вторых слагаемых сумматоров с пятого по девятый, выходы регистров результатов с первого по третий соединены

с первым, вторым и третьим информационными входами девятнадцатого мультиплексора, выходы регистров результатов с четвертого по шестой - с информационными входами двадцатого мультиплексора, выходы регистров результатов с седьмого по девятьй - с первым, вторым и третьим информационными входами двадцать первого мультиплексора, выходы девятнадцатого, двадцатого и двадцать первого мультиплексоров - с первым, вторым, третьим выходами устройства соответственно, выходы второго и третьего регистров аргументов - с информационными входами соответственно первого и третьего буферных регистров, выход третьего буферного регистра соединен с информационными входами второго буферного регистра, первый выход блока управления - с синхронизирующими входами регистров коэффициентов с первого по девятьй и первого, вто5 рого и третьего буферных регистров, второй и третий выходы блока управления соединены с управляющими входами мультиплексоров с первого по двадцать первьй, четвертьй выход блока управQ ления соединен с синхронизирующими входами первого, четвертого и седьмого регистров результатов, пятьй выход блока управления - с синхронизирующими входами второго, пятого и восьмого регистров результата, шестой выход блока управления - с синхронизирующими входами третьего, шестого и девятого регистров результатов.

5

0

5

И

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Целью изобретения является расширение класса решаемых задач за счет возможности преобразования трехмерных координат и повышение быстродействия. Устройство содержит три регистра аргументов, три умножителя, девять регистров коэффициентов, три сумматора, три регистра результатов, блок управления, три буферных регистра, 18 мультиплексоров, шесть умножителей, шесть сумматоров, шесть регистров результатов, три мультиплексора. 1 ил

-

«ч -9 с

Й §5