Динамическое запоминающее устройство с восстановлением информации Советский патент 1991 года по МПК G11C11/41 G11C29/00 

ю ю ю о

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ), выполненным на динамических элементах памяти.

Цель изобретения - повышение надежности устройства за счет контроля и восстановления хранящейся информации.

На фиг.1 показана структурная схема динамического запоминающего устройства с восстановлением информации; на фиг.2 - раскрыта структура блока управления.

Устройство содержит мультиплексор 1, накопитель 2, мультиплексоры 3 и 4, накопитель 5, мультиплексор 6, адресный счетчик 7, триггер 8, элементы ИЛИ 9 и 10, блок 11 управления, блок 12 контроля. Устройство имеет адресный вход 13, информационный вход 14, информационный выход 15, вход 16 записи, вход 17 считывание, вход 18 восстановления информации, выход 19 признака ошибки при восстановлении информации.

Блок 12 контроля представляет собой схему свертки по модулю два (например, 533ИП5), Блок 11 управлений содержит задающий генератор 20, триггер 21, выход ко- торо-го соединен с одним из входов элемента У 22, триггер 23, элемент 24 задержки, элемент НЕ 25, элемент И-НЕ 28, элемент 27 задержки, элемент И 28 и 29, элемент И-ИЛИ-НЕ 30, элемент 31 задержки, триггеры 32-34, регистры 35 и 36, эле- , -шит И -И Л1/137, элементы И 38 и 39, элемент И-ЧЕ 40, элемент И-ИЛИ 41, триггер 42, элементы И-ИЛИ-НЕ 43 и 44, элементы И 45-47, элементы 48 и 49 задержки, элемент И 50 элемент 51 задержки.

Устройство работает следующим образом.

Устройство имеет четыре режима работы, режим отсутствия обращений к устройству, режим записи, режим считывания, режим восстановления информации. При этом обращения, задающие устройству одновременно несколько режимов, че допускаются.

Рассмотрим работу устройства при отсутствии к нему обращений, которая определяется наличием уровня логической единицы из входах записи 16, считывания 17, восстановления информации 18. В этом случае в блоке 11 управления прямые выходы триггеров 23 и 42, выходы элемента 31 задержки м элемента И 39 находятся в состоянии логического нуля, а выходы элементов И 38, И-НЕ 40, элементов 48, 49, 51 задержки, элементов И-ИЛИ 37 и 41, элементов И 46, 47, 50, элементов И-ИЛИ-НЕ 30, 43, 44, инверсные выходы регистра 36 прямой выход триггера 34 находятся в состоянии логической единицы. Причем, состояния этих элементов обеспечиваются взаимными связями и никаких воздействий по предварительной их установке не требуется.

Задающий генератор 20 вырабатывает последовательность импульсов, по каждому из которых блок 11 управления вырабатывает сигнал выборки строк накопителя 2, который с выхода элемента И 46 поступает в накопитель 2, одновременно с этим мультиплексор 1 под воздействием сигнала управления с выходе регистра 35 передает на адресные входы накопителя 2 адрес регенерации с выходом адресного счетчика 7. Формирование сигнала выборки строк при регенерации осуществляется в блоке 11 управления путем воздействия импульсов задающего генератора 20 на цепочку

элементов, состоящую из триггера 21, элемента И 22, регистра 35, элементов 27 и 24 задержки, элемента НЕ 25, элемента И-НЕ 26, причем элементы 27 и 24 задержки определяют длительность цикла регенерации.

Накопитель, в котором должна проводиться регенерация, определяется состоянием триггера 8, причем логический нуль на его прямом выходе разрешает регенерацию в накопителе и запрещает регенерацию в

накопителе 5, а логическая единица разрешает регенерацию в накопителе 5 и запрещает в накопителе 2. По окончании каждого цикла регенерации адресный счетчик 7 по сигналу с выхода элемента И-НЕ 26 прибавляет к основному содержимому единицу, а при достижении счетчиком адреса последней строки регенерации, он формирует импульс переноса, который поступает на счетный вход триггера 8 и по длительности

он не менее удвоенного времени переключения этого триггера. По появлению импульса переноса триггер 8 переключает свое состояние и тем самым блок 11 управления переходит к регенерации накопителя 5, а по

следующему импульсу переполнения - обратно к регенерации накопителя 2, и этот процесс циклически повторяется на протяжении всей работы устройства.

При обращении к устройству в режиме

записи сигнал с входа 16 запоминается триггером 23, который своим инверсным выходом временно запрещает запуск очередного цикла регенерации, с прямого выхода триггера 23 заявка на запись через элемент

31 задержки поступает на вход элемента И 38, который запрещает запись, если в накопителе не закончился предыдущий цикл регенерации, что определяется состоянием элемента И 45 и элемента И-НЕ 26, к кото рым подключены соответствующие входы

элемента И 38. В случае, если регенерация закончилась, то на выходе элемента И 38 появляется сигнал, который устанавливает триггер 42, который через элемент И-ИЛИ- НЕ 43 и 44 выдает соответственно в накопи- теле 2 и 5 сигналы записи, устанавливает через элемент И-ИЛИ-НЕ 30 инверсные выходы регистра 36 в состояние логического нуля, а сигнал с инверсного выхода сбрасывает триггер 23 и запрещает запуск регене- рации на время цикла записи. С инверсных выходов регистра 36 через элементы И 46 и

47соответственно в накопители 2 и 5 поступают сигналы выборки строк, а с элементов

48и 49 задержки сигналы выборки столб- цов. При этом регистр 35 находится в таком состоянии, что сигналы с его выходов, управляющие соответственно мультиплексорами 1 и б, устанавливают последние в режим передачи на адресные входы накопи- телей адреса записи с адресных входов 13 устройства. Указанная совокупность сигналов вызывает одновременно в накопителях

2 и 5 запись информации, поступающей с информационных входов 14 устройства че- рез входной мультиплексор 3. При этом цикл записи определяется задержкой в элементе И 50 и элементе 51 задержки, причем последний номере распространения сигнала в нем через элемент И-ИЛИ 37 сбрасыва- ет регистр 36 и триггер 42, что соответствует окончанию цикла записи и разрешению регенерации и последующих обращений к устройству.

При обращении к устройству по считы- ванию обращение с входа 17 устройства поступает на стробирующий вход регистра 36. в котором сразу же формируется сигнал выборки строк, а в элементах 48 и 49 задержки сигнал выборки столбцов соответственно накопителей 2 и 5, который в этот момент не занят регенерацией информации, это определяется состоянием выходов элементов 9 и 10, которые связаны с выходами триггера 8. При этом регистр 35 состоянием своих выходов управляет мультиплексорами 1 и 6 так, что в соответствующий накопитель, где производится регенерация, поступает адрес регенерации с выходов адресного счетчика 7, а в накопитель, свободный от регенерации, поступает адрес считывания с адресных входов 13 устройства. Длительность цикла считывания определяется задержкой в элементе И 50 и в элементе 51 задержки, при этом последний по мере рас- пространения сигнала в нем через элемент И-ИЛИ 37 сбрасывает регистр 36 и триггер 42, что соответствует окончанию цикла считывания. Выходной мультиплексор 4 передает считанную информацию с накопителя.

в котором произошло считывание, - .хо ветствии с состоянием выхода элемента И- ИЛИ 41, которое определяется оостопнием первого выхода регистра 36

При обращении к устройству для восстановления информации, определяющееся тем, что на входе 18 устройства устанавливается состояние логического нуля на время, необходимое для просмотра всего объема памяти и исправления ошибок. В этом случае с входа 18 устройства логический нуль поступает на вход управления мультиплексора 3 и устанавливает его с режим передачи информации с выхода мультиплексора 4, а в блоке 11 управления логический нуль поступает на информационный вход триггера 34 и запоминается э нем под воздействием стробирующего импульса, поступающего с выхода элемента И-НЕ 26, который вырабатывается в конце цикла регенерации, в результате выходы элементов И 28 и 29 устанавливаются в состояние логического нуля,з на соответствующих входах элемента И 39, элемента И-НЕ 40, элементов И-ИЛИ 41 и 37 и элемента И-ИЛИ-НЕ 30 устанавливается состояние логической единицы, соответствующее разрешению режима восстановления информа- ции.

По очередному тактовому импульсу с выхода задающего генератора 20 триггер 21 устанавливается в состояние логической единицы, которая через элемент И 22 устанавливает выходы регистра 35 в состояние логического нуля, а через элемент И-ИЛИ- НЕ 30 устанавливаются в состояние логического нуля выходы регистра 36, соответствующее тому, что мультиплексоры 1 и 6 переключаются в режим передачи на адресные входы накопителей 2 и 5 адреса восстанавливаемой ячейки памяти с адресного счетчика 7, на выходах злементов И 46 и 47 формируются сигналы выборки строк, а на выходах элементов 48 и 49 задержки формируются сигналы выборки столбцов, которые поступают на соответствующие входы накопителей 2 и 5, в результате чего в накопителях 2 и 5 происходит считывание информации, Выходной мультиплексор 4, управляемый состоянием выхода элемента И-ИЛИ 41, передает считанную информацию из накопителя 2 на входы блока 12 контроля, в котором происходит контроль на достоверность, результат которого с выхода блока 12 контроля поступает на инфор- мационный вход триггера 33 и запоминается в нем через время выборки информации из накопителя, определяемого временем задержки в элементе 27 задержки. Одновременно с запоминанием в триггере 33 результата контроля информации с накопителя 2 изменяется состояние элемента И-ИЛИ 41, в результате чего выходной мультиплексор 4 переключается и начинает передавать на вход блока 12 контроля информацию с накопителя 5. Результат контроля информации накопителя 5 с выхода блока 12 контроля поступает на вход триггера 32, запоминается в нем по стробирую- щему входу через время задержки, определяемое элементом 24 задержки.

По результатам контроля информации возможны четыре варианта: ошибок в обоих накопителях не обнаружено; обнаружены ошибки в обоих накопителях; обнаружена ошибка только в первом накопителе; обнаружена ошибка только во втором накопителе. Если в обоих накопителях не обнару- жено ошибок, то разрешение записи с выходов элементов НЕ 43 и 44 в накопители не поступает, триггеры 21, 32, 33 сбрасываются, реыстр 35 устанавливается в логическую единицу, а на счетный вход адресного счетчика 7 поступает сигнал, по которому адресный счетчик 7 наращивает свое значение на единицу. Если ошибка обнаружена в обоих накопителях, то происходят аналогичные операции, но при этом на выходе элемента И-НЕ 40 сформирован сигнал ошибки при восстановлении информации, который поступит на выход 19 устройства. Если обнаружена ошибка только в первом накопителе, на выходе элемента И-ИЛИ-НЕ 44 сформирован сигнал записи, который поступает в накопитель 2, а на выходе элемен- а И-ИЛИ 41 сформирован сигнал, по которому мультиплексор 4 передает считанную информацию мз накопителя 5 через мультиплексор 3 на информационные входы накопителя 2, в результате чего происходит запись содержимого ячейки памяти накопителя 5 в ячейку с тем же адресом накопителя 2, за счет чего ошибка, обнаруженная в первом накопителе, будет исправлена. Если обнаружена ошибка только в накопителе 5, то происходит аналогичная процедура, только информация, считанная из накопителя 2 через мультиплексор 4, управляемый состоянием элемента И-ИЛИ 41, поступит через мультиплексор 3 на информационный вход накопители 5 и будет там перезаписана под действием сигнала записи с выхода элемента И-ИЛИ-НЕ 43.

Длительность операции перезаписи определяется задержкой в элементе 27 задержки. По окончании цикла восстановления адресный счетчик наращивается на единицу. По каждому последующему импульсу с. задающего генератора 20 аналогично происходит восстановление остальных ячеек

памяти до тех пор, пока не будет снято с входа 18 устройства обращение к устройству по восстановлению информации. Длительность этого обращения должна быть

таковой, чтобы устройство успело восстановить всю хранимую в нем информацию.

Таким образом, в случае искажений хранимой в устройстве информации, устройство позволяет самостоятельно восстановить

0 ее. Восстановление информации производится путем поиска ошибки в каждом накопителе и в случае ее обнаружения - исправления ее путем перезаписи из другого накопителя.

5

Формула изобретения Динамическое запоминающее устройство с восстановлением информации, содержащее первый и второй накопители,

0 первый, второй и третий мультиплексоры, адресный счетчик, триггер, блок управления, первый и второй элементы ИЛИ, причем информационные выходы адресного счетчика подключены к информационным

5 входам первых групп первого и второго мультиплексоров, выходы которых подключены к адресным входам соответственно первого и второго накопителей, выходы которых подключены к информационным вхо0 дам соответственно первой и второй групп третьего мультиплексора, выходы которого являются информационными выходами устройства, информационные входы вторых групп первого и второго мультиплексоров

5 объединены и являются адресными входами устройства, выход переноса адресного счетчика подключен к первым входам первого и второго элементов ИЛИ и к счетному входу триггера, прямой и инверсный выходы кото0 рого подключены к вторым входам соответственно первого и второго элементов ИЛИ, первый, второй и третий выходы блока управления подключены к управляющим входам соответственно первого, второго и

5 третьего мультиплексоров, четвертый, пятый и шестой выходы блока управления подключены соответственно к входу записи, к входу выборки строки и к входу выборки столбца первого накопителя, седьмой, вось0 мой и девятый выходы блока управления подключены соответственно к входу записи, к входу выборки строки и к входу выборки столбца второго накопителя, первый и второй входы блока управления являются соот5 ветственно входом записи и входом считывания устройства, отличающее - с я тем, что, с целью повышения надежности устройства за счет контроля и восстановления хранящейся информации, оно содержит четвертый мультиплексор и блок контроля,

входы которого подключены к выходам третьего мультиплексора и к информационным входам первой группы четвертого мультиплексора, информационные входы второй группы которого являются информационными входами устройства, третий вход блока управления является входом восстановления информации устройства и подключен к управляющему входу четвертого мультиплексора, выходы которого подключены

кинформационным входам первого накопителя, вход признака ошибки блока управления подключен к входу блока контроля, первый и второй входы задания режима блока

управления соединены с выходами первого и второго элементов ИЛИ соответственно, девятый выход блока управления подключен к счетному входу адресного счетчика, одиннадцатый выход блока управления является выходом ошибки устройства.

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам. Цель изобретения - повышение надежности за счет контроля и восста13 новления хранимой информации. Устройство содержит мультиплексоры 1,3,4, 6, накопители 2, 5, адресный счетчик 7, триггер 8, элементы ИЛИ 9, 10, блок 12 контроля и блок 11 управления. Цель достигается тем, что в режиме восстановления информации, задаваемом с входа управления, в устройстве происходит последовательное контрольное считывание содержимого ячеек первого и второго накопителей 2 и 5, хранящих одинаковую информацию, и в случае обнаружения ошибки в одном из накопителей производится исправление ошибки путем перезаписи информации через выходной и входной мультиплексоры 4 и 3 из другого накопителя. 2 ил.