Устройство для коррекции эквидистанты Советский патент 1993 года по МПК G05B19/00 G05B19/415 

Описание патента на изобретение SU1803904A1

чика (4) импульсов и подключен к выходу элемента И (8), выход соединен с вторым входом элемента ИЛИ (5), первый вход которого соединен с объединенными между собой входами установки в О первого (2) и второго (3) счетчиков импульсов, входом синхронизации третьего счетчика импульсов (4), входом синхронизации регистра (11), информационные входы которого соединены с шиной Р устройства, информационные выходы подключены к третьей группе входов линейного интерполятора (1), первый выход которого соединен с первым входом первого дополнительного элемента И (6), выход которого подключен к управляющему

входу первого счетчика (2), второй вход объединен с вторым входом второго дополнительного элемента И (7) и соединен с выходом элемента И (8), второй выход линейного интерполятора соединен с первым входом второго дополнительного элемента И (7), выход которого подключен к управляющему входу второго счетчика импульсов (3), причем шина Пуск устройства соединена с вторым управляющим входом линейно- . го интерполятора (1), третий управляющий вход которого подключен к выходу элемента ИЛИ (5). Положительный эффект: сокращение времени вычисления эквидистанты. 1 з.п. ф-лы, 1 ил.

Похожие патенты SU1803904A1

название год авторы номер документа
Цифровой интерполятор 1984
  • Огранович Михаил Наумович
  • Простаков Олег Георгиевич
  • Раисов Юрий Абрамович
  • Сухер Александр Николаевич
  • Тройников Валентин Семенович
SU1238033A1
Цифровой интерполятор 1981
  • Горбенко Эдуард Тихонович
  • Смирнов Лев Николаевич
  • Кошкин Владимир Львович
SU1003022A1
Интерполятор 1988
  • Вашкевич Сергей Николаевич
  • Байков Владимир Дмитриевич
  • Попов Владимир Николаевич
  • Тишин Игорь Философович
SU1541557A1
Интерполятор 1987
  • Вашкевич Сергей Николаевич
  • Ваврищук Александр Юльевич
  • Попов Владимир Николаевич
  • Токарев Алексей Леонидович
SU1413602A1
Устройство для коррекции положения резца на станке с программным управлением 1981
  • Кошкин Владимир Львович
  • Горбенко Эдуард Тихонович
  • Лапандин Александр Иванович
SU983651A1
Цифровой линейный интерполятор 1990
  • Сандул Юрий Витальевич
  • Романюк Александр Никифорович
  • Сенчик Владимир Сергеевич
  • Рябовол Ирина Валентиновна
SU1805449A1
Многокоординатный цифровой линейный интерполятор 1987
  • Патишман Ефим Михайлович
  • Раисов Юрий Абрамович
  • Спасский Василий Нилович
  • Тройников Валентин Семенович
  • Шатунов Владимир Сергеевич
SU1522154A1
Линейный интерполятор для систем интерактивной графики 1988
  • Игнатьев Юрий Георгиевич
  • Капичникова Ольга Ивановна
  • Леонов Михаил Михайлович
  • Сорин Валерий Яковлевич
SU1608691A1
Многокоординатный цифровой интерполятор 1984
  • Мурза Владимир Максимович
  • Огранович Михаил Наумович
  • Простаков Олег Георгиевич
  • Раисов Юрий Абрамович
  • Спасский Василий Нилович
  • Тройников Валентин Семенович
SU1200246A1
Линейно-круговой интерполятор 1985
  • Огранович Михаил Наумович
  • Простаков Олег Георгиевич
  • Раисов Юрий Абрамович
  • Спасский Василий Нилович
  • Сухер Александр Николаевич
  • Тройников Валентин Семенович
SU1259218A1

Реферат патента 1993 года Устройство для коррекции эквидистанты

Использование: в системах числового программного управления станками (СЧПУ) и других системах управления технологическим оборудованием. Цель - повышение быстродействия. Сущность изобретения: устройство для коррекции эквидистанты состоит из дополнительных первого (6) и второго (7) элементов И, регистра (11) и элемента задержки (9), вход которого объединен суправляющим входом третьего счет

Формула изобретения SU 1 803 904 A1

Изобретение относится к вычислительным средствам систем управления и автоматизации производственных процессов и может быть использовано в системах числового программного управления станками (СЧПУ) и других системах управления технологическим оборудованием.

Целью изобретения является повышение его быстродействия.

На чертеже изображена структурная схема устройства для коррекции эквидистанты .

Устройство содержит линейный интер- полятор 1, первый, второй и третий счетчики импульсов 2-4, элемент ИЛИ 5, два дополнительных элемента И б и 7, элемент И 8, элемент задержки 9, RS-триггер 10, регистр 11 и генератор 12 импульсов тактовой частоты.

Линейный интерполятор 1 состоит из двух одинаковых вычислительных блоков 13 и 14, каждый из которых содержит регистр 15, сумматор 16, блок элементов И 17 и триггер 18.

Работа устройства для коррекции эквидистанты основана на следующих математических зависимостях. Величины корректирующих поправок ДХ и AY определяются из системы уравнений

ДХ Хн . AY Ун

Щ R Д7ф R

где Хн; YH и R - координаты начальной точки заданной дуги и ее радиус; Дгф - величина коррекции радиуса. Из системы уравнений (1) получим оценочные функции:

Fx ДХ- R- Дгф Хн,

Fy AY- R- Дгф- YH,

которые являются аналитической формой записи уравнений прямых в системах координат R, X и R, Y соответственно. Интерполяция осуществляется в этих двух плоскостях одновременно. Причем, если оценочная функция больше или равна нулю, очередной шаг дается по оси R (большей),

если меньше ноля - по осям X, Y и R одновременно.

При шаге по оси R оценочные функции вычисляются как:

Fx Fx-XH, Fy Fy-YH

при шаге по осям X, Y и R оценочные функции имеют вид:

20

Fx Fx + R-XH, + R-YH.

Причем оценочные функции Fx вычисляются в первом вычислительном блоке 13, а оценочные функции Fy - во втором

вычислительном блоке 14 линейного интерполятора 1.

Устройство работает следующим образом. Перед началом вычислений по сигналу Пуск в регистр 11 и третий счетчик 4 заносятся величины R и Дгф (последняя величина в дополнительном коде) соответственно, а первый и второй счетчики 2 и 3 обнуляются. Кроме того, сумматоры и триггеры в вычислительных блоках линейного интерполятора устанавливаются в нулевое состояние, а в регистры вычислительных блоков заносятся значения Хн и YH в дополнительном коде. После этого устройство начинает вычислять величины корректирующих поправок по осям

X и Y. Поскольку вычислительные блоки функционируют одинаково и синхронно во времени, работу устройства рассмотрим на примере первого вычислительного блока 13 при вычислении поправки ДХ.

Сигнал с выхода RS-триггера 10 откры- вает элемент И 8 и импульсы высокой частоты с выхода генератора 12 импульсов начинают поступают на управляющие входы элементов устройства. Каждый импульс обеспечивает выполнение следующих one- раций: увеличение содержимого третьего счетчика 4 на единицу: подсуммирование к содержимому сумматора 16 дополнительного кода величины Хн с выхода регистра 15 (т.е. Fx FX - Хн) и, если триггер 18 установ- лен в единичное состояние (т.е. предыдущее значение оценочной функции меньше нуля), подсуммирование к содержимому сумматора 16 величины R , которая проходит с выхода регистра 11 через открытые элементы блока элементов И 17. Кроме того, если триггер 18 был установлен в единичное состояние, т.е. FX 0, сигнал с выхода элемента И 8 через открытый элемент И 6 Обеспечивает увеличение содержимого пер- вого счетчика 2 на единицу. В том случае, если триггер был установлен в нулевом состоянии, т.е. FX 0 и шаг по оси X не делается, элемент И 6 закрыт и содержимое первого счетчика 2 не меняется.

Сигнал с выхода элемента И 8 задерживается элементом задержки 9 на интервал времени, достаточный для осуществления операции суммирования в сумматоре 16. Сигнал с выхода элемента задержки 9 через элемент ИЛИ 5 поступает на управляющий в-ход триггера 18, устанавливая его в состояние, соответствующее значению старшего (знакового) разряда сумматора 16.

Указанная последовательность опера- ций будет повторяться до момента поступления на вход третьего счетчика 4 числа импульсов, равного величине Агф, при этом сметчик 4 переполнится и сигнал с выхода его старшего разряда сбросит в нуль RS- триггер 10. Элемент И 8 закрывается и генератор 12 импульсов отключается. В этот момент синхронно в первом и втором счетчиках 2 и 3 будут сформированы величины корректирующих поправок ДХ и AY.

Быстродействие предлагаемого устройства и прототипа можно оценить следующим образом. Время вычисления в прототипе составит Ti ДгфКг т , где Kf - коэффициент превышения частоты, показывающий, во сколько раз тактовая частота генератора импульсов превышает выходную частоту вычислительного блока (линейного интерполятора), т - тактовая

частота генератора. Для структуры в устройстве прототипе Kf 2 , где h-разрядность счетчика величины Дгф. Время вычисления в предлагаемом устройстве составит Т2 Дгф2 -т, где Kf 1. Следовательно, выигрыш в быстродействии обеспечивается в 2n 1 раз.

Таким образом, предлагаемое устройство для коррекции эквидистанты по сравнению с известными устройствами и прототипом обладает более высоким быстродействием.

Введение в устройство дополнительно двух элементов И, регистра, элемента задержки и новых связей способствовало достижению поставленной цели.

Формула изобретения

1. Устройство для коррекции эквидистанты, содержащее линейный интерполя- тор, первый, второй и третий счетчики импульсов, элемент ИЛИ, первый элемент И, RS-триггер и генератор импульсов тактовой частоты, выход которого соединен с первым входом первого элемента И, второй вход которого подключен к выходу RS-триггера, а выход соединен с управляющим счетом входом линейного интерполятора, первая и вторая группы информационных входов которого соответственно соединены с шиной аргумента Хн и шиной аргумента YH устройства, шина Пуск устройства подключена к S-входу RS-триггера и к первому входу элемента ИЛИ, причем группа информационных выходов первого счетчика импульсов соединена с выходной шиной ДУ устройства, группа информационных выходов второго счетчика импульсов соединена с выходной шиной устройства, группа информационных входов третьего счетчика импульсов подключена к шине Дгф устройства, выход старшего разряда третьего счет- чика импульсов соединен с R-входом RS-триггера, отличающееся тем, что, с целью повышения быстродействия, в устройство введены второй и третий элементы И, регистр и элемент задержки, вход которого объединен с управляющим счетом входом третьего счетчика импульсов и подключен к выходу первого элемента И, выход элемента задержки соединен с вторым входом элемента ИЛИ, вход установки в О первого и второго счетчиков импульсов, вход синхронизации третьего счетчика импульсов и вход синхронизации регистра соединен с S-входом RS-триггера, группа информационных входов регистра соединена с R-шиной устройства, группа информационных выходов регистра подключена к третьей группе информационных входов линейного интерполятора, первый выход которого соединен с первым входом второго элемента И, выход которого подключен к управляющему счетом входу первого счетчика импульсов, второй вход второго элемента И объединен с первым входом третьего элемента И и соединен с выходом первого элемента И, второй выход линейного интерполятора соединен с вторым входом третьего элемента И, выход которого подключен к управляющему счетом входу второго счетчика импульсов, причем шина Пуск устройства соединена с первым управляющим установкой входом линейного интерполятора, второй управляющий установкой вход которого подключен к выходу элемента ИЛИ.2. Устройство поп. 1,отличающее- с я тем, что линейный интерполятор содержит два вычислительных блока, каждый из которых состоит из регистра, сумматора,

блока элементов И и триггера, выход которого подключен к соответствующему выходу линейного интерполятора и к первой группе входов блока элементов И, вторая группа входов которого соединена с третьей группой информационных входов линейного интерполятора, выходы подключены к первой группе информационных входов сумматора, вторая группа входов которого соединена с информационными выходами регистра, выход старшего разряда которого подключен к первому управляющему входу триггера, второй управляющий вход которого соединен с вторым управляющим установкой входом линейного

интерполятора соответственно, группа информационных входов которого подключена к информационным входам регистра, установочный вход которого объединен с входом установки в О сумматора и соединен с первым управляющим установкой входом линейного интерполятора, управляющий счетом вход которого подключен к входу управления режимом суммирования сумматора.

Документы, цитированные в отчете о поиске Патент 1993 года SU1803904A1

РОЕ 4919271/24 14.03.91 23.03.93
Бюл
Походная разборная печь для варки пищи и печения хлеба 1920
  • Богач Б.И.
SU11A1
Числовое программное управление ставками
- М,: Машиностроение, 1966, с
Кошкин В.А
Аппаратные системы чис- лофго программного управления
- М.: Машиностроение, 1989, с
Способ размножения копий рисунков, текста и т.п. 1921
  • Левенц М.А.
SU89A1

SU 1 803 904 A1

Авторы

Вашкевич Сергей Николаевич

Попов Владимир Николаевич

Тишин Игорь Философович

Даты

1993-03-23Публикация

1991-03-14Подача