Многопроцессорная вычислительная система Советский патент 1993 года по МПК G06F15/16 

Изобретение относится к вычислительной технике и может быть использовано для соединения микропроцессоров и микро- ЭВМ при решении различных задач управления процессами обработки информации.

Цель изобретения - расширение функциональных возможностей системы за счет организации кроме иерархической также матричной, ассоциативной, конвейерной и им подобных структур;

- повышение надежности за счет исключения отказавшего вычислительного устройства из системы и передачи, в случае отказа, функций главного вычислительного устройства следующему за ним по цепочке подчиненному вычислительному устройств ву.

На фиг.1 приведена схема соединения устройств обработки по структуре главный- подчиненный ; на фиг.2 - пример реализации блока обработки информации; на фиг.З - пример организации конвейерной структуры; на фиг.4 - пример организации матричной структуры; на фиг.5 - пример организации иерархической групповой структуры.

На фиг.1 позицией 1 обозначено устройство обработки;

2 - первый узел сопряжения с магистралью;

3 - блок обработки информации;

4 - приемник (например. К559ИП11 или аналогичный);

5 - передатчик (например, К559ИП12 или аналогичный);

6 - элемент И (например. К555ЛИ1 или аналогичный);

7 - второй узел сопряжения с последовательной магистралью;

8...15 - первый...восьмой элементы И;

16...19 - первый...четвертый элементы ИЛИ (например, К555ЛЛ1 или аналогичный);

20 - триггер (например. К555ТМ2 или аналогичный); 21 - элемент И-НЕ (например, К555ЛАЗ или аналогичный);

ё

00

О

ел

N

vj VJ

22 - узел связи;

23 - магистраль со стандартным протоколом (например В1 ТВ US);

24 - магистраль с протоколом пользователя.

На фиг.2 позицией 25 обозначена однокристальная микроЭВМ (например, К1816ВЕ31, К1816ВЕ51, 8751 или аналогичная); 26 - регистр адреса ОЗУ (например, К555ИР22, К555ИР23 или аналогичный);

27 - регистр адреса ППЗУ;

28 - параллельный программируемый интерфейс (например, К580ВВ55А или аналогичный);

29 - последовательно-параллельный преобразователь (например, К1818ВГ01 или аналогичный);

30 - оперативное запоминающее устройство (ОЗУ) (например, К537РУ9А или аналогичное);

31 - перепрограммируемое постоянное запоминающее устройство (например К573РФ2, К573РФ4. К573РФ6 или аналогичное);

32 - элемент индикации (например, К555ЛН2 или аналогичный);

33-элемент И-НЕ;

34 - элемент НЕ (например, 555ЛН1);

G - кварц;

R - резистор;

V - светодиод;

С - конденсатор.

Система соединения нескольких N устройств обработки 1 с подключенными к ним узлами сопряжения 2, которые через линии передачи -адресов данных 24 соединены между собой для асинхронного обмена данными, содержит N устройств сопряжения с последовательной магистралью 7 и N узлов связи 22, каждый из которых состоит из восьми 8...15 элементов И, триггера 20, четырех элементов ИЛИ 16...19, элемента И- НЕ 21, причем третий выход РЗ.З третьего порта каждого b-го (Ь 1, N) устройства обработки 1 соединен с первым входом Ь-го узла связи 22, первый выход которого соединен с восьмым входом (Ь+1)-го узла связи 22 и с четвертым входом РЗ.4 третьего порта (Ь+1)-го устройства обработки 1, третий Р1.3 и пятый Р1.5 входы первого порта которого соединены соответственно с десятым и одиннадцатым входами (Ь+1)-го узла связи 22 и со вторым и третьим выходами b-го узла связи 22, шестой и девятый входы которого соединены соответственно с шестым выхо- дом Р1.6 первого порта и с выходом сброса PST (Ь+1)-го устройства 1. седьмой выход Р1.7 первого порта которого соединен со входом управления узла сопряжения 2 Ь-го вычислительного устройства 1. с первым

входом управления с-го устройства сопряжения с последовательной магистралью 7 и с седьмым входом (с-1)-го(при с 1, 1-1 N) узла связи 22, первый выход которого соединен с восьмым входом с-го узла связи и с четвертым входом РЗ.4 третьего порта Ь-го устройства обработки 1, третий Р1.3 и пятый Р1.5 входы первого порта которого соединены соответственно с десятым и одиннадцатым входами с-го узла связи 22 и со вторым и третьим выходами (с-1)-го узла связи 22, шестой и девятый входы которого соединены соответственно с шестым выходом Р1.6 первого порта и с выходом сброса PST b-го вычислительного устройства, седьмой выход Р1.7 первого порта которого соединен со входом управления узла сопряжения 2 (с-1)-го вычислительного устройства, с первым входом управления (с-1)-го устройства сопряжения с последовательной магистралью 7 и с седьмым входом (с-2)-го (при с 1, с-2 N-1) узла связи 22, первый выход которого соединен с восьмым входом (с-2)-го.узла связи 22 и с четвертым входом Р3.4 третьего порта (с-1)-го устройства сопряжения 1, третий.Р1.3 и пятый Р1.5 входы первого порта которого соединены соответственно с десятым и одиннадцатым входами (с-1)-го узла связи и со вторым и третьим входами (с-2)-го узла связи 22, шестой и девятый выходы которого соединены соответственное шестым выходом Р1.6 первого порта и с выходом сброса PST (с-1)-го устройства обработки 1, седьмой выход Р1.7 первого порта которого соединен со входом управления узла сопряжения 2 (с-2)-го устройства обработки 1, с первым входом управления (с-2)-го устройства сопряжения с последовательной магистралью 7 и с седьмым входом а-го (при ) узла связи 22, третий выход РЗ.З третьего порта (с-1)-го устройства обработки 1 соединен с первым входом (с-1)-го узла связи 22, пятый вход которого соединен с четвертым выходом Р1.4 первого порта b-го устройства обработки 1, нулевой Р1.0 и второй Р1.2 выходы первого порта которого соединены соответственно со вторым и третьим выходами в-го узла связи 22, четвертый выход которого соединен с первым входом Р1.1 первого порта b-го устройства обработки 1 и.с четвертым входом (с-1)-го узла связи 22, пятый вход (с-2)-го узла связи 22 соединен с четвертым выходом Р1.4 первого порта (с-1)- го устройства обработки 1, нулевой Р1.0 и второй Р1.2 выходы первого порта которого соединены соответственно со вторым и третьим входами (с-1)-го узла связи 22, четвертый выход которого соединен с первым входом Р1.1 первого порта (с-1)-го устройства обработки 1 и с четвертым входом (с-2)-го узла связи 22, группа входов-выходов РО нулевого порта каждого b-го устройства обработки 1 соединена с первой группой входов-выходов соответствующего b-го узла сопряжения с последовательной магистралью 7, второй управляющий вход которого соединен с четвертым выходом Р2.4 второго порта соответствующего b-го устройства обработки 1, причем в каждом узле связи 22, первый вход которого является первым входом первого 8 элемента И, выход которого соединен с первым входом первого 16 элемента ИЛИ, выход которого является первым выходом узла связи 22, второй и третий выходы которого являются соответственно выходом второго 17 и третьего 18 элементов ИЛИ, первые входы которых соединены соответственно с выходами четвертого 11 и шестого 13 элементов И, первые входы которых являются соответственно вторым и третьим входами узла связи 22, четвертый вход которого является первым входом седьмого элемента И, четвертый выход узла связи является выходом четвертого 19 элемента ИЛИ, входы которого соединены с выходами седьмого 14 и восьмого 15 элементов И, первый вход которого является пятым входом узла связи 22, шестой и девятый входы которого являются соответственно первым входом элемента И-НЕ21 и входом установки в ноль триггера 20, прямой выход которого соединен со вторыми входами второго 9, третьего 10, пятого 12 и восьмого 15 элементов И, первые входы второго 9, третьего 10 и пятого 12 элементов И являются соответственно восьмым, десятым и одиннадцатым входами узла связи 22, седьмой вход которого является вторым входом элемента И-НЕ 21, выход которого соединен со входом установки в единицу триггера, инверсный выход которого соединен со вторыми входами первого 8, четвертого 11, шестого 13 и седьмого 14 элементов И. выходы второго 9, третьего 10 и пятого 12 элементов И соединены соответственно со вторыми входами первого 16, второго 17 и третьего 18 элементов ИЛИ, вторые группы входов-выходов 23 узлов сопряжения с последовательной магистралью 7 соединены между собой.

Работу системы рассмотрим на примере соединения вычислительных устройств в соответствии с фиг.1.

Перед началом работы производится тарировка (задание необходимых функций определенным устройствам обработки в зависимости от используемой структуры и ее конфигурации) путем подачи потенциала

низкого уровня на линии Р1.1 (ЗАПРОС ВХ.)- определяет последнего в цепочке, а также путем подачи потенциала высокого уровня на линию Р1.5 (ПРИЗНАК ВЕДУЩЕГО ВХ.)

для определения в режиме инициализации главного устройства обработки (при этом связи по этим линиям от других устройств размыкаются),

После включения питания на входах

0 PST всех однокристальных микроЭВМ (ОМЭВМ) 25 устройств 1 формируется сигнал сброса, который устанавливает в нулевое состояние все регистры и порта ОМЭВМ и триггеры 20 узлов связи 22. Затем счетчик

5 адреса ОМЭВМ формирует на группе линий порта РО (фиг.2) начальный (нулевой) адрес одной из ячеек ППЗУ, в которых хранится программа выполнения алгоритма работы устройства 1 в зависимости от конфигура0 ции и структуры системы, в которую он включен. ППЗУ 31 и ОЗУ 30 являются сменными, что позволяет оперативно менять программное обеспечение устройства обработки при организации различных структур

5 и систем соединений.

Нулевой адрес с группы линий порта РО записывается по сигналу ALE в регистр адреса ППЗУ 27 и появляется на его группе выходов О и на входах адреса А ППЗУ 31,

0 При появлении сигнала PSEN на входе WE ППЗУ 31 происходит считывание из ячейки по этому адресу первой команды выполнения программы, в соответствии с которой на линиях портов ОМЭВМ формируются

5 или принимаются следующие сигналы (фиг. 1 и 2):

РО - адрес памяти программ (ППЗУ). адрес памяти данных (ОЗУ) или команды и операнды из ППЗУ и данные из ОЗУ;

0 Р 1,0-формируется сигнал ПОДТВЕРЖДЕНИЕ ;

Р1.1 - принимается сигнал ЗАПРОС ; Р1.2 - формируется сигнал ПРИЗНАК ВЕДУЩЕГО :

5 Р1.3 - принимается сигнал ПОДТВЕРЖДЕНИЕ ;

Р1.4 - формируется сигнал ЗАПРОС : Р1.5 - принимается сигнал ПРИЗНАК ВЕДУЩЕГО :

0 Р1.6 - формируется сигнал БЛОКИРОВКА

Р1.7 - формируется сигнал БЛОКИРОВКА Р2.0-формируется сигнал БИТ АДРЕСА

5 1 РАСШИРЕНИЯ ПАМЯТИ ПРОГРАММ ; Р2.1 - формируется сигнал БИТ АДРЕСА 2 РАСШИРЕНИЯ ПАМЯТИ ПРОГРАММ,- Р2.2 - формируется сигнал БИТ АДРЕСА 3 РАСШИРЕНИЯ ПАМЯТИ ПРОГРАММ :

Р2.3 - формируется сигнал ВЫБОРКА УСТРОЙСТВА ВВОДА-ВЫВОДА ; Р2.4 - формируется сигнал УПРАВЛЕНИЕ

Р2.5 - формируется сигнал АДРЕС АО УСТРОЙСТВА ВВОДА-ВЫВОДА ; Р2.6 - формируется сигнал АДРЕСА А1 УСТРОЙСТВА ВВОДА-ВЫВОДА ; Р2.7 - формируется сигнал КОМАНДА/ДАННЫЕ ;

РЗ.О - принимаются сигналы ПОСЛЕДОВАТЕЛЬНЫЕ ДАННЫЕ ; Р3.1 - формируются сигналы ПОСЛЕДОВАТЕЛЬНЫЕ ДАННЫЕ ; Р3.2 - формируется сигнал УПРАВЛЕНИЕ

РЗ.З - формируется сигнал ИСПРАВНОСТЬ ВЫЧИСЛИТЕЛЬНОГО УСТРОЙСТВА ;

Р3.4 - принимает сигнал ИСПРАВНОСТЬ ПРЕДЫДУЩЕГО УСТРОЙСТВА ; Р3.5 - формируется сигнал ИНДИКАЦИЯ НЕИСПРАВНОСТИ ПРЕДЫДУЩЕГО УСТРОЙСТВА ;

Р3.6 - формируется сигнал ЗАПИСЬ ; Р3.7 - формируется сигнал ЧТЕНИЕ,

В процессе выполнения программы все ОМЭВМ через определенное (одинаковое для всех) число циклов производит запись на линию РЗ.З и считывание с линии Р3.4 единичного сигнала исправности (находящегося на линии определенный промежуток времени), а также помещают на линию Р1.2 единичный сигнал, если данное устройство является ведущим (задание устройства: ведущим производится в режиме инициализации по сигналу на линии Р1.6). Сигнал исправности с линии РЗ.З поступит на первый вход элемента И8 узла связи 22, на втором входе которого находится единичный сигнал с инверсного выхода триггера 20. При этом на его выходе сформируется единичный сигнал (высокий уровень), который поступит на вход порта Р3.4 следующего устройства 1. Получив этот сигнал, все устройства 1 помещают на линии Р1.7 единичный сигнал отсутствия блокировки и продолжают выполнение рабочей программы. В случае отказа ОМЭВМ не сможет поместить в определенное время на линию РЗ.З единичный сигнал исправности и на ней останется низкий уровень, который поступит через элементы И 8 и ИЛИ 16 на вход порта Р3.4 следующего устройства 1. ОМЭВМ этого устройства прочитывает этот сигнал и поместит на линию Р1.6 единичный, а на линию Р1.7 - нулевой сигнал, при этом на выходе элемента И-НЕ 21 узла связи неисправного устройства 1 появится низкий уровень сигнала, который переведет соответствующий триггер 20 в единичное состояние. При этом сигнал низкого уровня с прямого выхода триггера 20 запретит прохождение сигналов сопровождения ЗАПРОС, ПОДТВЕРЖДЕНИЕ и ПРИЗНАК ВЕДУЩЕГО через элементы И 8,11,13,15 а разрешит единичным уровнем с прямого выхода триггера 20 их прохождение от предыдущего устройства 1 через элементы И 9,10,12,15 в обход неисправного устройства 1. Сигнал низкого уровня на линии Р1.7 заблокирует элемент И-НЕ 21 узла связи 22 перед неисправным устройством 1 от случайного появления сигнала высокого уровня на линии Р1.6 неисправного устройства, отключит через элемент И 6 передатчик 5 селекторной схемы 2 от магистрали 24 и через элемент И-НЕ 33 последовательнопараллельный преобразователь 29 устройства сопряжения с последовательной магистралью 7 от магистрали 23. При этом на линии Р3.5 исправного устройства 1 появится сигнал высокого уровня, поддействием которого элемент индикации 32 сформирует сигнал для зажигания световода V и сообщения о неисправности предыдущего устройства 1. Если неисправным окажется ведущее устройство 1, то следующее за ним устройство, имея информацию о нем (признак ведущего на линии Р1.2) после формирования сигналов отключения возьмет его функции на себя (перейдет в программе на подпрограмму работы ведущего) и прекратит выполнение своей задачи в случае ее дублирования другим устройством 1 или продолжит ее выполнение в промежутках выполнения подпрограммы ведущего, если это необходимо.

Программа работы устройства обработки, записанная в ППЗУ 31, состоит из двух подпрограмм, содержащих алгоритмы ведущего и ведомого устройств, причем после включения и инициализации выполняется одна из них, в зависимости от тарировки устройства.

Выполнение рабочей программы всеми устройствами обработки начинается с операции инициализации, которая выполняется в следующей последовательности: для ведущего устройства:

- анализ наличия единичного сигнала ЗАПРОС ВХ. на линии Р1.1;

- при его появлении формирование еди- ничного сигнала ПОДТВЕРЖДЕНИЕ ВЫХ. на линии Р1.0;

- выдача первого адреса в магистраль 24 через передатчик 5 (управление передачей осуществляется по линии Р3.2);

- чтение ответа (этот же адрес) с магистрали 24 с выхода приемника 4;

-формирование нулевого сигнала ПОДТВЕРЖДЕНИЕ ВЫХ. на линии Р1.0;

- анализ наличия нулевого сигнала ЗА- ПРОС ВХО. на линии Р1.1;

- при появлении этого сигнала снятие первого адреса;

- возвращение в начало и повторение для каждого ведомого устройства (их число заложено в программе ведущего устройства) для ведомых устройств;

-устройства, готовые к работе, помещают на линию Р1.4 единичный сигнал ЗАПРОС;

- все анализируют сигнал ЗАПРОС ВХ. на линии Р1.1 (сигнал ЗАПРОС ВЫХ. на линии Р1.1 предыдущего устройства);

- если этого сигнала нет определенное время, то данное устройство последнее в цепочке;

- последнее в цепочке устройство (заданное при тарировке) читает и запоминает посланный ведущим адрес;

- все устройства анализируют наличие единичного сигнала ПОДТВЕРЖДЕНИЕ ВХ. на линии Р1.3, причем все последующие перед последним его пропускают на линию Р1.0;

- последний отвечает ведущему своим адресом и снимает сигнал ЗАПРОС ВЫХ. с линии Р1.4;

- последующие устройства анализируют линию Р1.1 ЗАПРОС ВХ. и снимают по очереди сигналы ЗАПРОС ВЫХ. с линии Р1.4;

все устройства анализируют наличие нулевого сигнала (снятие) ПОДТВЕРЖДЕНИЕ ВХ. на линии Р1.3 и при его наличии; все устройства, кроме последнего, пропускают этот сигнал, на линию Р1.0; все устройства, кроме последнего, формируют единичный сигнал ЗАПРОС ВЫХ. на линию Р1.4.

- возвращение в начало и повторение для каждого ведомого устройства.

После инициализации устройства выполняют рабочие программы в общем случае следующим образом.

Ведущий устанавливает через устройст- во сопряжение 7 связь с центральной ЭВМ по магистрали 23 (если он не выполняет функции главной ЭВМ или имеет ограниченный объем памяти) принимает данные от нее и передает их конкретным (по адресам) ведомым устройствам или принимает данные от определенных ведомых устройств, обрабатывает их, сортирует, суммирует и т.д. и т.п. и передает в центральную ЭВМ или формирует информацию для передачи в

устройство ввода-вывода через параллельный программируемый интерфейс 28.

Ведомые устройства в рабочем режиме читают адрес на магистрали 24 и сравнивают со своими, если адрес одного из них совпал, то он начинает обмен с ведущим, остальные анализируют сигналы сопровождения и выполняют программы обмена с внешними устройствами или обработки информации. Выполнение всех программ происходит в соответствии с одинаковыми циклами выполнения команд от одинаковых микроЭВМ 25, синхронизированных генераторами с одинаковой частотой, определяемой кварцем G. Исключение возможной рассинхронизации при работе вычислительных устройств достигается подбором резисторов и конденсаторов с одинаковыми параметрами для получение единого во времени сигнала сброса устройств при включении питания.

При организации различных структур вычислительных систем (например в соответствии с фиг.3.4.5) их работоспособность обеспечивается соответствующей программой, записанной в ППЗУ 31, и подключением к порту РО ОМЭВМ регистра адреса 26 и ОЗУ данных 30 с соответствующим объемом памяти (фиг. 2).

Связи между вычислительными устройствами на фиг.3.4.5 обеспечиваются сигналами ЗАПРОС и ПОДТВЕРЖДЕНИЕ.

КОНВЕЙЕРНАЯ СТРУКТУРА

Конвейерная система (фиг.З) имеет регулярную структуру в виде цепочки последовательно соединенных устройств 1 (узлы связи 16 входят в состав соответствующих устройств 1), так что информация на входе одного устройства 1 является входной информацией для другого вычислительного устройства. Система соединения устройств обработки образует вычислительный конвейер (трубопровод). На вход конвейера (вычислительного устройства 12 одинарный поток данных доставляет операнды из памяти 22 вычислительного устройства 1i. Каждое вычислительное устройство обрабатывает соответствующую часть задачи, передавая по магистрали 24 результаты соседнему вычислительному устройству, которое использует их в качестве исходных данных. Таким образом решение задач для некоторых исходных данных развертывается последовательно в конвейерной цепочке. Это обеспечивается получением каждым устройством обработки данных 3 своего потока команд из своей памяти 31, т.е. имеется множественный поток команд. Если трубопровод наполнен, выходное вычислительное устройство 1 м выдает результаты на

магистраль 23 для последовательности входных данных в вычислительное устройство И через очень короткие интервалы времени, хотя действительное время прохождения задачи через систему достаточно велико.

Настоящая система соединений позволяет организовать как синхронный конвейер операций работы в принудительном темпе (по тактам), так и асинхронный, при котором информация с одного вычислительного устройства конвейера передается на следующее, когда данное устройство закончит свою процедуру, а следующее полностью освободится от обработки пред- ыдущей команды и полученного при этом результата, Это достигается использованием соответствующего программного обеспечения и сигналов сопровождения ЗАПРОСи ПОДТВЕРЖДЕНИЕ.

МАТРИЧНАЯ СТРУКТУРА

Система с матричной структурой (фиг.4) содержит некоторое число одинаковых вычислительных устройств 1м...1м-м, соединенных друг с другом и с памятью данных, находящейся в вычислительных устройствах 1i-(N+i) ... IM-(N-M), регулярным образом так, что образуется сетка (матрица), в узлах которой размещаются вычислительные устройства. В системе имеется несколько пото- ков данных от вычислительных устройств 11-()...1м-{м-н) и один поток команд от вычислительного устройства 11-(м-и), т.е. все вычислительные устройства IM...IM-N выполняют одновременно одну и ту же команду (допу- скается пропуск выполнения команд в отдельных вычислительных устройствах, но над разными операндами, доставляемыми вычислительным устройством из памяти несколькими потоками данных от вычисли-

теЛЬНЫХ УСТРОЙСТВ 1 1-{N+1)...1M-(N+1)).

ИЕРАРХИЧЕСКАЯ ШИННАЯ СТРУКТУРА В системах с иерархической шинной структурой (фиг.5) множество всех вычисли- тельных устройств 1 разбирается на группы 11...1м и внутри каждой группы связываются общей шиной 24 с общей памятью, находящейся в вычислительном устройстве 11,,,1м. При организации в одном из вычислитель- ных устройств 1i-N, II-K...IM-L, IX-Y общей памяти (фиг.2,позиция 30) можно подключить к каждому из них следующие группы вычислительных устройств и т.д.

Аналогично могут быть построены сие- темы без общей памяти по принципу главный-подчиненный (фиг.1), когда главное вычислительное устройство 3i управляет подчиненными вычислительными устройствами 32...3N, определяя последовательность

выполнения ими своих локальных функций и порядок взаимодействия.

Таким образом, заявляемая система, обладая достаточной надежностью и широкими возможностями к реконфигурации, позволяет, при наличии развитого программного обеспечения, организовать большое количество различных вычислительных структур.

Формула изобретения Многопроцессорная вычислительная система, содержащая Н устройств обработки, при этом каждое устройство обработки содержит блок обработки и первый узел сопряжения с магистралью, причем информационные входы-выходы первой группы первого устройства обработки через первую информационную магистраль подключены к информационным входам-выходам первых групп устройств обработки с второго по Н-е, отличающаяся тем, что, с целью расширения функциональных возможностей за счет организации различных конфигураций вычислительной системы, она содержит Н узлов связи, при этом в каждое устройство обработки введен второй узел сопряжения с магистралью, причем информационные входы-выходы вторых групп первого устройства обработки через вторую информационную магистраль подключены к информационным входам-выходам второй группы с второго по Н-е устройств обработки, первый выход b-го узла связи (где ,..., H-1) подключен к входу опроса признака исправности b-го устройства обработки и к первому информационному входу (Ь+1)-го узла связи, первый выход Н-го узла связи подключен к входу опроса признака исправности b-го устройства обработки и к первому информационному входу первого узла связи, второй выход b-го узла связи подключен к первому входу признака подтверждения запроса задания b-го устройства обработки и второму информационному входу (Ь+Т)-го узла связи, второй выход Н-го узла связи подключен к первому входу признака подтверждения запроса задания Н-го устройства обработки и второму информационному входу первого узла связи, третий выход b-го узла связи подключен к первому входу признака ведущего устройства b-го устройства обработки и к третьему информационному входу (Ь+1)-го узла связи, третий выход Н-го узла связи подключен к первому входу признака ведущего устройства Н-го устройства обработки и к третьему информационному входу первого узла связи, четвертый выход с-го узла связи (где ,....Н) подключен к

входу признака запроса задания b-го устройства обработки и к четвертому информа- ционному входу (Ь-1)-го узла связи, четвертый выход первого узла связи подключен к четвертому информационному входу Н-го узла связи и входу признака запроса задания Н-го устройства обработки, выход признака сброса, выход признака запроса задания и первый выход признака блокировки а-го устройства обработки (где ,..,Н) подключены соответственно к первому, второму и третьему управляющим входам а-го узла связ.и, выход признака исправности, второй выход признака подтверждения запроса задания и второй вы- ход признака ведущего устройства Ь-го устройства обработки подключены соответственно к четвертому, пятому и шестому управляющим входам (Ь+1)-го узла связи, выход признака исправности, второй вы- ход признака подтверждения запроса задания и второй выход признака ведущего устройства Н-го устройства обработки подключены соответственно к четвертому, пятому и шестому управляющим входам первого узла связи между устройствами обработки, второй выход признака блокировки с-го устройства обработки подключен к управляющему входу (с-1)-го устройства обработки и к седьмому управляющему входу (с-1)-го узла связи, второй выход признака блокировки первого устройства обработки подключен к управляющему входу Н-го устройства обработки и к седьмому управляющему входу Н-го узла связи, причем

каждый узел связи содержит девять элементов И, четыре элемента ИЛИ и триггер, причем в каждом узле связи с первого по четвертый информационные входы, с первого по седьмой управляющие входы узла связи подключены соответственно к первому входу первого элемента И, к первым входам второго, третьего и четвертого элементов И, к входу установки в О триггера, к первому входу пятого элемента И, к первым входам с шестого по девятый элементов И и к второму входу пятого элемента И, инверсный выход которого подключен к входу установки в 1 триггера, прямой выход которого подключен к вторым входам первого, третьего и шестого элементов И, инверсный выход триггера подключен к вторым входам седьмого, восьмого, девятого и четвертого элементов И, выходы первого и седьмого элементов И подключены соответственно к входам первого элемента ИЛИ, выход которого подключен к первому выходу узла связи, выходы второго и восьмого элементов И подключены соответственно к входам второго элемента ИЛИ, выход которого подключен к второму выходу узла связи, выходы третьего и девятого элементов И подключены соответственно к входам третьего элемента ИЛИ, выход которого подключен к третьему выходу узла связи, выходы четвертого и шестого элементов И подключены соответственно к входам четвертого элемента ИЛИ, выход которого подключен к четвертому выходу узла связи.

Изобретение относится к вычислительной технике и может быть использовано для соединения микропроцессоров и микро- ЭВМ при решении различных задач управления процессами обработки информации. Целью изобретения является расширение функциональных возможностей за счет организации различных конфигураций вычислительной системы. Цель достигается тем,что многопроцессорная вычислительная система содержит Н устройств обработки, блок обработки и два узла сопряжения, Н узлов связи. 5 ил.